[发明专利]现代可编程逻辑器件软件系统的层次化布局建模方法

说明书

技术领域

本发明属于电子技术领域，具体涉及可编程逻辑器件(FPGA)结构的软件建模方法。

技术背景

一套高效的CAD系统是使用FPGA的必要条件。现代FPGA有着多样而复杂的逻辑和资源，以Xilinx公司SpartanII芯片为例，除了可编程逻辑块及可编程输入输出块之外，还有块随机存储器、总线、全局时钟等多种逻辑资源类型。目前学术界通常使用的经典布局软件VPR所面向的结构非常简单，布线资源少，几乎没有任何专用逻辑或专用连线，对于现代FPGA结构中经常出现的宏、总线、多时钟等逻辑资源都不支持。虽然从总体上来说，VPR所针对的结构和算法在学术研究中处于重要地位，对现代FPGA软件系统也具有一定的指导意义，但是由于现代商用FPGA芯片的结构日趋复杂，与VPR所针对的结构已渐行渐远。因此使得该方法在工业界无法使用。FPGA布局软件在整个FPGA CAD流程中占有极其重要的位置，其运行效率、算法的可扩展性对于整个软件系统的性能起到至关重要的作用。本发明改善了传统布局方案的不足，不仅能够妥善处理任意多种类型的模块，而且提高了布局软件的运行效率，从而达到了优化布局方案的目的。

发明内容

本发明的目的在于提出一种针对现代FPGA结构的布局软件建模方法，以便于能提高布局软件的运行效率，优化布局方案。

本发明提出的建模方法，具体步骤如下：

(1)将FPGA芯片上同种类型的所有逻辑单元组成不同的逻辑单元层。从而把FPGA芯片分割为几个互不重迭的布局区域。具体地说，将所有的可编程逻辑块(SLICE)组成一个逻辑单元层；所有的可编程输入输出块(IOB)组成一个逻辑单元层；所有的块随机存储器(RAM)组成一个逻辑单元层；所有的总线(TBUF)组成一个逻辑单元层。如果还有更多种类的逻辑单元，我们也将它们相应地分割为多个逻辑单元层。这样无论芯片有多少种逻辑单元，我们都能做类似处理。

逻辑单元层是所有可交换的逻辑单元的一个集合。逻辑单元层是用于实现“布局区域”这样的位置约束。布局区域把FPGA芯片分为几个互不重叠的几个部分，这意味着也同时把电路划分为同样个数的子电路，每个子电路只能在指定的布局区域中布局。当其在指定的布局区域布局时对其它区域中的位置不可见。

由于每种逻辑单元在芯片上的位置分布各不相同，因此每个逻辑单元层都有着自身的几何结构。具体来说，可以是二维阵列、一维阵列，也可以是环形、矩形等等。总而言之，将各个逻辑单元层在同一平面内组合起来，就可得到原来的芯片结构图。

(2)在各个逻辑单元层上根据其特定的几何结构分别建模，并根据实际情况调整布局方案。具体是从每个逻辑单元层中随机的选取两个单元用于模拟退火算法中交换尝试，如果该交换能够改善布局方案，则接受交换；如果不能改善布局方案，则以一定概率接受交换。因为每个逻辑单元都有着其特定的几何结构，因此我们可以选择满足交换范围约束的那些单元，也可以灵活地采用其他的特定的选择方法。比如，可编程逻辑块(SLICE)层和总线(TBUF)逻辑层的交换选择范围是一个矩形，其具体大小根据程序运行参数来调整；可编程输入输出块(IOB)逻辑层的选择范围是一维线形；而对于块随机存储器逻辑层(RAM)来说，由于总数较少，所以其选择范围就是该层的所有逻辑单元。总而言之，针对各个逻辑单元层的实际情况可以对算法做出相应的调整。特定逻辑单元类型的布局过程在相应的逻辑单元层上进行，使得置放各个逻辑单元类型的合法区域对于所有其他逻辑类型都不可见。该方案使各种逻辑单元的布局过程互不干扰，而且不需要在程序中做复杂的区域选择和切换，极大地提高了软件的运行效率和扩展性，对于现代商用FPGA软件系统具有重要意义和使用价值。相反地，如果按照传统做法，在同一个层次上考虑所有的逻辑单元，它在选择交换对时，势必要判断是否满足布局区域约束。布局区域有可能是简单的矩形，也可能是不规则的形状，显然判断上会更加困难，而且失去了可扩展性。

为了进一步简化程序的运行，本发明将用于布局时模块交换的坐标和用于目标函数中计算线网长度的坐标分离。

具体是根据模块交换的物理坐标与逻辑坐标之间的对应关系，对布局过程的模块交换采用逻辑坐标来描述。具体是根据模块交换的物理坐标与逻辑坐标之间的对应关系，对布局过程中的模块交换采用逻辑坐标来描述。