[发明专利]一种基于二极管选通的电阻存储器件及其制造方法

说明书

技术领域

本发明属于微电子技术领域，具体提供一种基于二极管选通的高密度电阻随机存储器(RRAM)及其制造方法。

背景技术

存储器在半导体市场中占有重要的地位，由于便携式电子设备的不断普及，不挥发存储器在整个存储器市场中的份额也越来越大。最近不挥发电阻存储器件(ResistiveSwitching Memory)因为其高密度、低成本、可突破技术代发展限制的特点引起高度关注。电阻存储器利用存储介质的电阻在电信号作用下、在高阻和低阻间可逆转换的特性来存储信号，存储介质可以有很多种，包括二元或多元金属氧化物，甚至有机物，其中，Cu_xO(1＜x≤2)、WOx(1≤x＜3)由于易于不含有对常规CMOS工艺会造成污染的元素、低功耗等特性而受到高度关注。

同时，在利用电阻变化来存储信息的阻性存储器中，已有的选通管技术包括：基于MOS管选通技术、基于三极管选通技术、基于二极管选通技术。选通管满足存储器的编程操作特性前提下，在三种技术的存储单元面积方面，基于MOS管选通的存储单元的面积最大(约12F²-30F²)，基于三极管选通技术次之(约8F²-24F²)，基于二极管选通的最小(约4F²-8F²)。为通过减小存储单元的面积来提高存储密度，基于二极管的选通技术成为研究的热点。

目前，三星公司制造出了存储单元面积为5.8F²的相变存储器^[1]，其方法是在衬底上形成字线，然后外延生长单晶硅形成pn结二极管与字线相连接，二极管为选通管，再依次形成下电极、相变存储层、上电极以及位线。由于外延生长单晶硅技术相对昂贵，并且必须在900℃以上形成，不利于45nm特征尺寸以下技术代形成超浅结pn结。同时，意法半导体公司制造出了基于三极管选通的存储单元面积为10F²的相变存储器^[2]，其三极管是采用成熟技术形成与衬底硅中。

由于二极管相比三极管具有跟简单的结构和低成本制造优势，并具有较大的正向电流密度能满足电阻存储单元的编程要求，因此提出了一种其选通二极管直接形成于衬底的并与电阻存储单元集成制造形成的电阻随机存储器件。

发明内容

本发明的目的在于提出一种存储单元结构简单、存储密度高的电阻随机存储器及其制备方法。

本发明提出的电阻随机存储器是一种基于二极管选通的高密度电阻随机存储器件，其中与衬底字线相连接的选通二极管直接通过掺杂形成于衬底硅中。该电阻随机存储器件包括：

第一导电型的半导体衬底；

在所述半导体衬底上的构图形成的多条平行字线，所述字线具有不同于第一导电型的第二导电型；

所述多条平行字线之间的形成于衬底硅中的第一绝缘隔离层；

在各条所述字线的厚度方向的上表面层构图掺杂形成的、沿字线长度方向上一维构图排列的、具有第二导电型的第一半导体；

在所述第一半导体的厚度方向的上表层构图掺杂形成的、具有第二导电型的第二半导体；

填充于所述第一半导体之间间隙区和所述第二半导体之间间隙区的第二绝缘隔离层；

形成于第二半导体上表层的金属硅化物层；

与所述金属硅化物层电导通连接的金属层；

通过氧化形成于所述金属层之上的金属氧化物电阻存储层；

多条电连接于所述金属氧化物电阻存储材料的空间垂直于字线的多条位线。

在本发明的一些实施例中，第一导电型可以是p型，第二导电型可以是n型；第一半导体和第二半导体可以具有相同的构图，并且都是基于半导体衬底中形成。

在其他实施例中，所述半导体衬底中每个字线和第一半导体之间的界面具有基本相同的高度；第二绝缘隔离层与字线之间的界面比字线和半导体之间的界面高。所述电阻随机存储器件还包括形成于所述半导体衬底和所述字线之间的和半导体衬底有相同导电型的缓冲层，该缓冲层具有与所述字线相同的构图；所述缓冲层和半导体衬底之间的界面高于半导体衬底和第一绝缘隔离层之间的界面。

所述电阻随机存储器件还包括形成于金属硅化物层和氧化形成金属氧化物电阻存储层的金属构图层之间的导电插塞，以及形成于金属氧化物电阻存储层和字线之间的上电极；所述金属氧化物电阻存储层材料可以为CuxO(1＜x≤2)、或者WOx(1≤x＜3)等金属氧化物。

本发明的另一个方面是所述电阻随机存储器件的制造方法，包括：