[发明专利]一种高监控覆盖率片上系统调试平台

说明书

技术领域

本发明属于集成电路设计技术领域，具体涉及一种应用于片上系统(SOC)的调试监控平台。

背景技术

随着集成电路制造工艺的飞速发展，片上系统(SOC)的总体发展趋势是功能越来越强大。作为片上系统的核心，微处理器芯片从设计到生产过程中都可能产生一些缺陷，对其进行测试和调试是必不可少的，可测性设计(DFT)策略越来越广泛应用于集成电路设计中。IEEE 1149.1标准【1】推荐的边界扫描(Boundary Scan)标准是一种有效并被广泛采用的可测性设计(DFT)策略，它初始定位于印刷电路板(PCB)的测试，经扩展后它可以通过片上系统、控制电路逻辑、软件接口三者之间的协同控制实现系统级的调试和诊断【2】。以边界扫描为基础实现片上系统调试功能的多样性和全面性远远超过传统的调试方法如上电驻留程序自检测。

可见，目前片上系统调试方法的应用前景广泛，而从集成电路测试和芯片成本造价等方面上看，提供高监视覆盖率，高稳定性，短响应时间，低额外面积的测试平台意义更加深远。因此，SOC调试方法问题得到了广泛的研究。

发明内容

本发明的目的在于提供了一种监视覆盖高、响应时间短、额外面积小的SOC调试平台。

本发明提出的平台实现主要面向基于精简指令集结构(RISC)的处理器的嵌入式系统【3】【4】。对于调试最核心的寄存器链扫描，采用串接长链、同时扫描入和扫描出、不断动态更新的办法进行优化和改进；对于调试指令切换这样的稳定性关键问题，构造保护映像寄存器(PMREG，图1的156)，以最小的硬件耗费来实现。

调试平台硬件结构如下：

平台输入输出信号包括是测试时钟输入(TCK)、测试模式选择(TMS)、测试数据输入(TDI)、测试数据输出(TDO)、微处理器工作时钟(MPCK)和拓展的测试复位输入信号(EJTAG_RST_i)。平台组成部分包括调试核心(DEBUG_CORE)1、断点控制模块(BPCU)2、时钟控制模块(CLKCU)3和微处理器4。图1是调试平台的结构图。

调试核心(DEBUG_CORE)1由测试交互端口状态机(TAPFSM)11，寄存器组，输出选择16，17三大部分组成。测试交互端口状态机(TAPFSM)11是一个重要模块，它使用并扩展了IEEE1149.1的标准状态机(图2)。客户端发送的测试模式选择(TMS)，测试数据输入(TDI)数据流在测试时钟输入(TCK)驱动下经过状态机11指令译码，输出调试核心状态与调试指令给其他子模块(如旁路寄存器12、通用数据寄存器13。指令寄存器14、特殊寄存器15等)。寄存器组模块由旁路寄存器12、通用数据寄存器13、指令寄存器14和可扩展的特殊寄存器15组合构成。其中，特殊寄存器15包括断点寄存器155、保护镜像寄存器(PMREG)156、标识寄存器151、短扫描链数据152、短扫描链数据153和边界扫描寄存器154。旁路寄存器12、通用数据寄存器13、指令寄存器14的输入端接测试数据输入(TDI)，输出端接输出选择17，特殊寄存器15的输入端接TDI，输出端接特殊寄存器选择输出16，然后连到输出选择17，输出选择16和输出选择17是输出选择逻辑，根据状态机11状态和各寄存器值，控制及锁存后输出到测试数据输出TDO。调试核心与长扫描链优化结构与方法、调试命令切换方面优化结构与方法密切相关，这两方面细节描述在下文。

断点控制单元(BPCU)2由断点存储器(BP Module)21、断点比较逻辑(BPCP)24、断点序列逻辑(BPORDER)22分别和多路选择23连接组成。当前指令为断点相关时，测试交互端口状态机(TAPFSM)11状态进入到串行扫描，然后接收测试数据输入(TDI)串行移入的断点数据，根据断点序列逻辑(BPORDER)22的选择信息，经过多路选择23后，动态更新断点存储器21。当微处理器运行时，断点比较逻辑(BPCP)24判断是否有当前某个有效断点与程序计数器值相等。