[发明专利]基于现场可编程门阵列FPGA的电液比例控制器

权利要求书

1.一种基于现场可编程门阵列FPGA的电液比例控制器，其特征是：一个输入电压端口E1经一个电压输入调理电路(S1)后经一个模数转换电路(S3)连接一个FPGA单元(S5)，一个输入电流端口E2经一个电流输入调理电路(S2)后也经所述的模数转换电路(S3)连接所述的FPGA单元(S5)，一个上位机(E3)经一个串口电路(S6)与所述的FPGA单元连接，一个数码管(S4)连接所述的FPGA单元(S5)；两个比例控制对象(E5、E6)分别经两个采样电路(S14、S15)、两个前置放大电路(S10、S11)后，经另一个模数转换电路(S7)连接所述的FPGA单元(S5)；所述FPGA单元的两根输出信号线分别经两个线性隔离电路(S8、S9)和两个功率放大电路(S12、S13)连接所述的两个比例控制对象(E5、E6)。

2.根据权利要求1所述的基于现场可编程门阵列FPGA的电液比例控制器，其特征是：所述电流输入调理电路(S2)由U11、U12、U13和若干电阻组成，连接方式为：接口JP6输入电流，通过电阻R37和R36构成的电流/电压转换电路，再接入由U11组成的电压跟随器、U12组成的加法和反向放大电路、U13组成的反向放大电路，输出一个U-IN-2的信号；所述电压输入调理电路(S1)由U14和U15组成，连接方式为：接口JP7输入电压，U-IN和U-IN-2接入U14，U14选择输入通道，U15接入U14；所述的两个模数转换电路(S3、S7)均由U5组成，连接方式为：信号U-IN-1经电阻R6接入U5的2脚，U6为U5提供电压，U5的16端接+5V电源，U5的管脚8、9、10、11、12、13、14、15输出数字量，接入U1的相应I/O口；所述FPGA单元(S5)由U1组成，连接方式为：U1的9、30、116、138、80、101、43、65、45、54、63、119、127、136端接地，U1的87、86、14端经电阻接+3.3V电平，U1的22、23、13、24端经电阻接地，U1的8、29、115、137、81、102、44、66端接+3.3V电平，并经电容接地，U1的135、126、117、64、55、46端接+1.5V电平，并经电容接地，U1的26端经电阻接到U2的5脚，U1的81、59、90、95端接插座JP2，U1的I/O口接收U5的输入量和U7的电流信号，经U8接所述上位机(E3)；所述串口电路(S6)由U8组成，连接方式为：U8的1、3端经电容C21连接，4、5端经电容C22连接，11端经电阻R41、二极管DS2接+3.3V，并接到U1的I/O口，12端经电阻R40、二极管DS1接+3.3V，并接到U1的I/O口，10端经电阻R42、二极管DS3接+3.3V，并接到U1的I/O口，9端经电阻R43、二极管DS4连接+3.3V，并接U1的I/O口，7端和14端接入JP3，13端和5端接入JP4，JP3、JP4接入JP5的2端和3端，2端经电容C24、6端经电容C25、15端接地，16端接+3.3V电平；所述的两个线性隔离电路(S8、S9)均选用HCNR200；所述的两个功率放大电路(S12、S13)和两个采样电路(S14、S15)均由Q1、Q2和若干电阻组成，连接方式为：线性隔离后的信号接I-1端，插座JP8外接负载，电阻R46和R47是电流反馈信号取样电阻，I-f1和I-f2点的信号接入前置放大电路；所述的两个前置放大电路(S10、S11)均由U7和若干电阻、电容组成，连接方式为：I-f1和I-f2端输入，输出端I-f接入模数转换电路的Vin端；所述上位机(E3)为PC机；所述的两个比例控制对象(E5、E6)为力控制型或行程控制型比例电磁铁。

3.根据权利要求2所述的基于现场可编程门阵列FPGA的电液比例控制器，其特征是：上述U1是型号为EP1C6T144C8的FPGA芯片，上述U2是40MHz的有源晶振，上述U3是固定值的LT1084芯片，上述U4是可调的LT1084芯片，上述U5是A/D转换芯片AD7819，上述U6是TLC431芯片，上述U7是型号为LM358的运算放大器，上述U8是串口电平转换芯片MAX3232，上述U9是开关稳压块LM2575，上述U10是DC/DC变换器控制电路MC34063，上述U11、U12、U13是型号为OP-07的运算放大器，上述U14是跳线开关，上述U15是光电耦合器TLP521，上述Q1、Q2为达林顿管。

4.根据权利要求1所述的基于现场可编程门阵列FPGA的电液比例控制器，其特征是：上述FPGA单元(S5)选取FPGA芯片，在所述FPGA芯片内设置控制模块(S51)、通讯模块(S52)和驱动模块(S52)；控制模块(S51)、通讯模块(S52)和驱动模块(S52)相互连接；所述控制模块(S51)对输入信号和反馈信号进行比较运算，得出驱动信号的脉宽给定值；所述通信模块(S52)处理上位机与FPGA单元之间的数据交换；所述驱动模块(S53)根据所述脉宽给定值和上位机设置产生带可编程死区时间的PWM驱动信号。