[发明专利]用于一体化核磁共振谱仪数据交换的控制方法

说明书

技术领域

本发明涉及核磁共振技术领域，具体涉及一种基于嵌入式系统(比如ARM)的、用于一体化单板核磁共振谱仪数据交换的控制方法。

背景技术

核磁共振系统主要由谱仪、磁体、射频功放、梯度功放、线圈以及其他附属部分组成。其中的谱仪则是整个系统的核心部件，控制系统各个部件之间的协调工作。按照功能来分，谱仪又由数字化频率源、数字接收机、梯度波形发生器以及脉冲序列发生器模块组成。根据核磁共振及其成像原理的需要，对各个模块的实时性控制要求非常高，为了保证得到更好的实验结果，一般要求脉冲序列的控制精度达到几十纳秒量级。

核磁共振(NMR)方法是一种分析物质结构的重要检测手段之一。随着其应用领域的拓展和深入，核磁共振谱仪技术也不断地发展和完善。常规商业化谱仪功能强大，但是谱仪结构复杂、体积庞大、价格昂贵，因此限制了NMR技术的应用范围。在许多应用场合下，比如在野外进行岩芯分析，往往更需要一种结构简单、体积小巧、价格便宜、集成度高，甚至可以脱离计算机独立运行的一体化NMR谱仪。根据文献介绍，目前的核磁共振谱仪设计一般是针对每一功能模块均使用同一片独立的静态存储器(SRAM)，根据核磁共振及其成像实验的需要，首先将脉冲序列所需的全部实时控制数据下载到对应模块的SRAM中，然后在脉冲序列发生器的控制下，由每一模块上的FPGA实时读出对应SRAM中的数据并输出，以达到脉冲序列实时控制的目的。以上涉及的SRAM一般采用外置，要求容量较大。当脉冲序列数据超出存储容量时，此方法就遇到了问题，可能会由于硬件限制而须重新设计谱仪。

发明内容

本发明的目的是针对上述现有技术的不足之处，提供一种用于一体化核磁共振谱仪数据交换的控制方法，该方法针对核磁共振及其成像实验的实时性需要，采用了大规模的可编程逻辑器件FPGA，针对每一个谱仪功能模块，包括数字化频率源、数字接收机、梯度波形发生器以及脉冲序列发生器等，在FPGA内部均构建一个独立的先进先出存储器FIFO(或双端口RAM)，根据不同脉冲序列的需要，先将序列的最初部分数据写入FIFO，在脉冲序列发生器的控制下，实时读取各个FIFO中的数据并输出实现对应的功能，当FIFO中数据减少到一定程度时，FIFO自动通知微处理器写入随后的数据。本发明只要微处理器填写FIFO数据的速度足够快，确保FIFO不要处于全空状态，即是完全可行的，且对FIFO的存储深度没有太高要求。

本发明的实现由以下技术方案完成：

一种用于一体化核磁共振谱仪数据交换的控制方法，所述谱仪包括数字化频率源模块、数字接收机模块、梯度波形发生器模块、脉冲序列发生器模块，以及现场可编程门阵列(FPGA)和微处理器，其特征在于针对数字化频率源模块、数字接收机模块、梯度波形发生器模块，以及脉冲序列控制模块，每一个功能模块与微处理器之间的数据交换，在FPGA内部均构建至少一个相互独立的存储器，所述存储器的输入输出端口分别在微处理器和脉冲序列发生器的控制下，同时进行操作而不互相干扰，以保证脉冲序列的实时性要求。

所述存储器采用的是先进先出存储器FIFO、或者是双端口存储器。

根据不同核磁共振及其成像脉冲序列的需要，先将与序列相关的每个功能模块的最初部分数据写入对应的FIFO，在脉冲序列发生器的控制下，实时读取各个FIFO中的数据并输出实现对应的功能，当FIFO中数据减少到一定程度时，FIFO会自动通知微处理器立即填写该模块随后的脉冲序列数据。

使用微处理器作为所述谱仪系统的CPU，在所述FPGA协调控制之下，同时连接所述数字化频率源模块、数字接收机模块、梯度波形发生器模块，以及脉冲序列控制模块。

所述微处理器选择的是嵌入式微处理器芯片ARM，同样可以选择数字信号处理器(DSP)或其他微处理器。

所述脉冲序列控制模块，按脉冲序列的先后时序要求，用来实时控制数字化频率源模块的频率输出和梯度波形发生器模块的X方向、Y方向、Z方向梯度输出，以及数字接收机模块的实时数据采集。

所述FPGA与ARM之间通过数据与地址总线连接，所述的ARM连接一动态随机存取存储器SDRAM，用于微处理器内存以及向各功能模块提供脉冲序列数据和配置信息。