[发明专利]利用多晶硅基脚特性实现低漏电流的PMOS器件的加工方法有效
| 申请号： | 200810036944.9 | 申请日： | 2008-04-28 |
| 公开（公告）号： | CN101572234A | 公开（公告）日： | 2009-11-04 |
| 发明（设计）人： | 李家豪 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28;G06F17/50 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 刘继富;顾晋伟 |
| 地址： | 201210*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 利用 多晶 基脚 特性 实现 漏电 pmos 器件 加工 方法 | ||
1.一种制造pMOS器件的方法，所述方法包括：
提供包括表面区域的半导体衬底；
形成覆盖所述半导体衬底的所示表面区域的栅极介电层；
形成覆盖所述栅极介电层的多晶硅栅极，所述多晶硅栅极的特征在于厚度、宽度、临界尺寸位移和多晶硅基脚外形；
提供所述多晶硅基脚外形与所述多晶硅栅极临界尺寸位移的模拟模型；
由所述模型确定由于所述多晶硅基脚外形与所述多晶硅栅极临界尺寸位移的器件性能的响应；和
由所述多晶硅基脚外形与所述多晶硅栅极临界尺寸位移的所示模型提供工艺控制窗，用于制造所述多晶硅栅极。
2.权利要求1的方法，其中所述半导体衬底可以是单晶硅晶片、绝缘体上硅(SOI)晶片、硅锗等。
3.权利要求1的方法，其中使用TCAD来提供所述多晶硅基脚外形与所述多晶硅栅极临界尺寸位移的模型。
4.权利要求1的方法，其中所述多晶硅基脚外形的特征在于高度(H)和长度(L)，所述长度和所述栅极介电层接触，所述高度为邻近所述栅极介电层的所述多晶硅栅极的厚度的一部分。
5.权利要求1的方法，其中利用沉积、图案化和蚀刻工艺来制造所述多晶硅栅极结构。
6.权利要求1的方法，其中所述器件性能包括阈值电压(Vth)、饱和电流(Idast)、沟道截止漏电流(Ioff)、栅极对漏极的电容(Cgd 0)等。
7.权利要求1的方法，其中所述pMOS器件的特征在于65nm和更小的线宽。
8.权利要求1的方法，其中所述多晶硅基脚外形的特征在于高度(H)和长度(L)，所述长度与所述介电层接触。
9.权利要求8的方法，其中所述多晶硅基脚外形的特征在于H≈L。
10.权利要求8的方法，其中所述多晶硅基脚外形的特征在于H＞L。
11.权利求8的方法，其中所述多晶硅基脚外形的特征在于H＜L。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200810036944.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种电解池
- 下一篇：废边压块机衬板氮化热处理防变形夹具
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
