[发明专利]全数字接收机符号定时同步装置

说明书

技术领域

本发明涉及一种数字通信技术领域的同步装置，具体涉及的是一种全数字接收机符号定时同步装置。

背景技术

随着数字信号处理技术的发展和器件成本的降低，数字通信系统的收发信机正在向全数字化、软件化(软件无线电体系结构)的方向发展。符号定时是全数字接收机的关键技术，是正确抽样判决的基础，系统定时的好坏将直接影响其性能。这也是全数字接收机最具有挑战性的部分。由于信道传输延时以及振荡器工作不稳定引起的时钟偏移都会使收发两端的采样时钟频率不完全相同，从而发射端和接收端的样值持续时间之间存在一个小偏差，这种小偏差累积到一定程度就会多出一个样值或者遗漏一个样值，最终导致接收机无法正确地收到N个样点，或者使采样无法在最佳时刻进行，从而不能正确恢复原先的数据，因此需要对此采样钟频差进行估计和补偿，以保证收发两端采样点的时间间隔保持一致，同时保证在信噪比最大的时间点上进行采样。

对于单载波通信系统而言，定时相位误差的存在使抽样时刻不在信噪比最大的采样点上，造成星座图发散，恶化误码性能；而对于多载波通信系统而言，收发两端采样时钟频率偏差除了会引入符号间干扰(ISI)以外，还会引起相位旋转、幅度衰减，并引入载波间干扰(ICI)，破坏子载波间的正交性，而且其累积结果会造成符号定时漂移，从而恶化帧同步的结果，因而多载波系统对定时误差和频率偏移比单载波调制更为敏感，其同步精度的要求比单载波调制更高。综上所述，一种高精度的易于实现的符号定时同步装置不论对于单载波系统还是多载波系统都具有重要的价值。

经过现有技术的文献检索发现，Floyd M.Gardner在《IEEE TRANSACTIONS ONCOMMUNICATIONS》NO.6，1993，Pages：998-1008上提出的“Interpolation inDigital Modems——Part II：Implementation and Performance”(数字调制解调器中的内插处理——第二部分：实现及性能，Floyd M.Gardner，1993年IEEE通信学报，第998-1008页)，该文提出了一种在数字域利用内插滤波器来完成采样钟同步的实现结构，主要由内插器、采样钟误差估计器、环路滤波器、数控振荡器和采样判决器组成。研究表明：通过数字内插来恢复采样值的同步装置成本低、易实现，且采用Farrow结构实现的多项式插值滤波器所需乘法器的数量仅为传统滤波器的一半左右。但由于该符号同步装置同时完成了样值内插和下采样两个处理，因此无法对过采样的样值点进行选择，从而无法确保最终的输出结果是在信噪比最大情况下得到的最佳值，尤其在信道噪声干扰较为严重或系统采用的调制方式阶数较高的情况下，将导致接收机工作性能的下降。

发明内容

本发明针对现有技术的不足，从数字通信系统接收机物理层的角度提出了一种全数字接收机符号定时同步装置，该装置能补偿信道传输延时和收发信机两端时钟偏移的影响，确保采样在最佳抽取时刻进行，从而消除系统中的符号间干扰，使误码率最小化。该装置环路结构较简单，易于在数字域上由硬件实现。

本发明是通过以下技术方案实现的，本发明包括：内插器、采样时钟频率误差估计模块、环路滤波器、内插控制器、采样时钟相位误差计算模块、采样相位选择控制器，其中：

内插器，用于在数字域通过内插滤波器对采样值进行修正，使得收发两端时钟频率相等；

采样时钟频率误差估计模块，用于提取收发两端时钟频率偏差值；

环路滤波器，用于跟踪采样时钟频率偏差值；

内插控制器，用于计算滤波器的内插参数，控制内插器工作过程；

下采样器，用于对过采样信号样值进行抽取；

采样时钟相位误差计算模块，用于估计最佳采样点位置；

采样相位选择控制器，用于确保采样在最佳时刻进行，使误码率最小；

上述各模块之间的信号传递关系为：系统过采样的样值作为内插器的输入；内插器输出的调整后的样值结果作为采样时钟相位误差计算模块的输入，用以找到正确的采样点位置；采样相位选择控制器发出指令控制下采样器，使其在最佳时刻完成抽样；下采样器输出的结果作为采样时钟频率误差估计模块的输入，用以计算采样时钟频偏；内插控制器根据环路滤波器馈入的采样时钟频偏值控制内插器的工作过程，实现对采样值的正确修正。