[发明专利]一种快速的先进视频编码率计算方法及其装置

说明书

技术领域

本发明属于数字视频处理领域，涉及一种视频快速率计算方法及其装置，尤其是一种适用于先进音视频编码编码器的并行快速率计算方法及其装置。

背景技术

随着音视频产业的不断发展，国际上音视频编解码技术也日趋成熟。JVT推出了MPEG-4 AVC/H.264视频编码技术国际标准，我国则推出了音视频编码标准AVS(Advanced Audio-Video Coding Standard in InformationTechnology，信息技术先进音视频编码)国家标准。这些视频编码标准能在保持视频主观质量的条件下，对信息量极大的视频信号进行高效压缩，极大降低存储空间和网络带宽要求。AVS中广泛使用了各类预测技术以进一步的提高编码效率。为了选择适当的预测模式，AVS使用了率失真优化(RDO)模式选择作为视频编码的重要组成部分，AVS编码器利用编码的失真以及编码后的比特率计算各个模式的代价，并以此判定当前最佳的预测模式。

因此，在编码的过程中，编码器对当前宏块以各个预测模式分别进行预测后，需要预知编码后当前宏块的比特数作为模式选择的判断依据。通常而言，宏块头的代价与运动矢量编码比特数等语法元素所对应的编码后数据率较容易得知，而要算出总比特数还需残差数据编码后的比特数。AVS的熵编码采用2维可变长度编码(2D-VLC)对变换后的残差系数进行熵编码。编码一般以逐个扫描8x8块残差系数块的方式进行，对于高吞吐率的高清或多路实时编码器而言，此过程过于缓慢。因此通常采用简化的率估计方法，而估计方法带来的误差造成了性能损失。

因此，在一些需要对如高清格式或多路视频信号进行实时编码的视频应用领域，采用专用集成电路(ASIC)来实现高吞吐率的并行快速率计算装置是最为合适的选择。

发明内容

本发明的目的是提供一种适用于AVS编码器的快速的并行率计算方法及其装置，解决AVS编码中残差块率估计速度低下的问题，为高清格式或多路视频AVS实时编码器提高率计算能力。

本发明是通过以下技术方案实现的：

一种视频编码率计算装置，包括依次连接的并行扫描装置，并行电平游程检测装置、并行表选择装置、并行电平游程率计算装置和比特数累加器；还可以包括基本语法元素率计算装置，与比特数累加器的输入端相连。

视频编码率计算装置的每周期并行处理N个数据；并行扫描装置对残差数据块进行扫描，每一周期并行输出N+1个数据，最后周期输出N个数据，其中最后周期为各装置完成某个8x8块全部数据输出的周期。

扫描数据输出至并行电平游程检测装置。并行扫描装置包含两个及以上的相同的扫描单元，以乒乓方式工作，每个扫描单元交替进行数据接收与输出，并行扫描装置输出数据的同时可以接收数据。并行扫描装置的扫描方式根据当前宏块模式选择之型扫描或场扫描方式，其中宏块模式包括帧模式和场模式。

进一步的，所述的并行电平游程检测装置每周期可并行处理N+1个数据。对每周期除第N+1个数据外，其余最多N个非零数据并行生成最多N个电平-游程对数据。并行电平游程检测装置检测每两个非零电平之间间隔零电平个数作为其游程，使用优先级编码器检测最后一个非零电平。并行电平游程检测装置的输入数据来自并行扫描装置，电平-游程对数据输出至并行表选择装置。

进一步的，所述的并行表选择装置从输入数据的高频起依次检查最多N个输入电平-游程对，分别将每个电平-游程对电平与当前8x8数据块中并行表选择装置检测到的最大电平作比较；根据比较结果和残差块类型选择适当的可变长度编码表；所述残差块类型包括帧内预测亮度块，帧间预测亮度块以及色度块。并行表选择装置根据数据选择适当的可变长度编码表(Variable Length Code，VLC表)，将可变长度编码表选择信号与电平-游程对数据输出至并行编码电平游程率计算装置.并行表选择装置的输入数据来自并行电平游程检测装置，数据输出至并行编码电平游程率计算装置。

进一步的，所述的并行电平游程率计算装置包含N个相同的编码电平游程率计算单元，各电平游程率计算单元并行工作，每个编码电平游程率计算单元处理一个电平-游程对数据，并行电平游程率计算装置每周期并行处理N个数据。根据来自并行表选择装置的可变长度编码表选择信息与当前编码数据信息计算电平-游程对在编码后的比特数。并行编码电平游程率计算装置先累加N个并行编码电平游程率计算单元输出的编码比特数，并将数据输出至比特数累加器。