[发明专利]用于制造半导体晶片的外围遮光型掩膜结构及其制造方法

说明书

技术领域

本发明涉及集成电路及其用于半导体器件制造的工艺。更为具体 地，本发明提供一种用于制造先进集成电路的掩膜的制造方法，所述先 进集成电路例如为动态随机存储器件、静态随机存储器件(SRAMs)、 专用集成电路器件(ASICs)、微处理器和微控制器、闪存器件和其它器 件。

背景技术

集成电路或“IC”已经从单个硅芯片上制造数百个互连器件发展 到上百万个器件。当前的IC提供了远远超出原来能够想象的性能和复杂 度。为实现复杂度和电路密度(例如，在给定的芯片面积上能够放置的 器件的数量)的增加，最小器件的特征尺寸，也称为器件的“几何尺寸”， 已随着每一代IC而变得更小。半导体器件现在正以小于四分之一微米的 特征制造。

增加的电路密度不仅可提高IC的复杂度和性能，而且为消费者提 供了更低成本的部件。IC制造设备需要花费数百万甚至数十亿美元建造。 每一制造设备具有一定的晶片产量，在每个晶片上有一定数量的IC。因 而，使IC的单个器件制造的更小，可在每个晶片上可制造更多的器件， 从而可提高制造设备的产量。由于用于制造IC的每一工序都有极限，制 造更小的器件是非常有挑战性的。也就是说，给定的工艺都有一个特征 尺寸的下限，一旦低于这个下限，制造工艺或者器件的版图就需要修改。

一个这种限制的例子是应用于集成电路制造的光刻中的掩膜的 制造能力。常用的掩膜被称为相移掩膜。相移掩膜利用来自光源的干涉 图案和正光刻胶来印制数微米的特征尺寸。遗憾的是，现有的制造相移 掩膜的工艺难以以高效率和精确的方式执行。例如，负光刻胶已被应用 于制造特征尺寸小于0.18微米的器件的掩膜。尽管负光刻胶性能优于正光 刻胶，但是工艺时间会更长的多。通常地，百分之三十至六十的负光刻 胶要被曝光，这进一步增加了工艺时间。此外，现有的工艺看起来麻烦 且会在掩膜自身中引起质量问题。本发明整个说明书特别是下文对这些 及其它的限制进行了描述。

由以上可以看出，需要一种用于加工半导体器件的改进的技术。

发明内容

根据本发明，提供一种用于制造半导体器件的方法。更为特别 地，本发明提供一种制造光刻掩膜的方法，所述掩膜用于制造先进集成 电路，例如动态随机存储器件、静态随机存储器件(SRAMs)、专用集 成电路器件(ASICs)、微处理器和微控制器、闪存器件和其它器件。

在一个具体的实施例中，本发明提供一种用于制造集成电路器 件的掩膜的方法。所述的方法包括提供衬底，例如玻璃板。所述衬底包 括覆盖所述衬底的不透明层、覆盖的负光刻胶层、覆盖所述负光刻胶层 的停止层(例如，绝缘层)、以及覆盖所述停止层的正光刻胶层。这些 层形成三明治结构。所述方法接着图案化所述正光刻胶层，在所述正光 刻胶层中形成一个或多个窗口，同时通过刻蚀停止层保护下面的负光刻 胶层。优选地，正光刻胶的曝光时间打开预定的窗口。所述方法在一个 或多个窗口开口中移除被暴露的停止层，暴露部分的负光刻胶层，并图 案化所述暴露部分的负光刻胶层。所述的方法包括显影所述暴露部分的 负光刻胶层的步骤、和移除暴露部分的不透明层，暴露下面部分的衬底。 所述方法包括移除任何剩余部分的负光刻胶层、停止层和正光刻胶层， 提供使用部分不透明层的图案化的掩膜。可选地，所述图案化的正光刻 胶层在图案化所述负光刻胶层之前被移除。

在一个可选的具体实施例中，本发明提供一种制造集成电路器 件的方法。所述方法包括提供衬底，所述衬底包括覆盖该衬底的不透明 层。所述系统也具有覆盖的负光刻胶层、覆盖所述负光刻胶层的停止层、 覆盖所述停止层的正光刻胶层。所述方法包括图案化所述正光刻胶层， 在所述正光刻胶层中形成一个或多个窗口。所述方法还包括移除所述的 一个或多个窗口中的暴露的停止层，暴露部分负光刻胶层，并图案化所 述暴露的部分负光刻胶层。所述方法包括显影所述暴露的部分负光刻胶 层，并移除暴露部分的不透明层，暴露出下面的部分的衬底。所述方法 进一步包括移除任何剩余部分的负光刻胶层、停止层和正光刻胶层，提 供图案化的掩膜。所述被图案化的掩膜用于制造集成电路。可选地，所 述图案化的正光刻胶层在图案化所述负光刻胶层之前移除。