[发明专利]层间介质层的制作方法

说明书

技术领域

本发明涉及半导体制程中化学机械抛光领域，尤其涉及化学机械抛光层间介质层(Iner-Layer Dielectric：以下简称ILD)的制作方法。

背景技术

目前，半导体器件的集成度不断增大，因此其制作工艺也日趋复杂。根据半导体芯片的类型功能的不同，会引起制作的半导体芯片的器件或布线层数有所区别。半导体芯片通常包括位于半导体衬底上以及半导体衬底内的器件层、位于器件层之上的层间介质层以及位于层间介质层内用于连接器件层内的有源器件和无源器件的布线结构。层间介质层通常由绝缘材料构成，可避免有源器件或者无源器件以及构成布线结构的连线之间发生短路。

传统层间介质层均是采用单一绝缘材料制作。在器件层上制作完层间介质层之后，需采用化学机械抛光工艺对层间介质层表面进行抛光实现层间介质层表面的平坦化。传统层间介质层的制作方法请参见图1，首先在器件层1上制作厚度为H0的层间介质层2，随后对层间介质层2进行化学机械抛光，抛光完成之后，层间介质层2的厚度由原H0下降至H1。抛光去除的层间介质层2的厚度依据抛光速率的不同，通过抛光时间来控制。

如上所述，化学机械抛光去除的层间介质层的厚度主要是通过化学机械抛光的时间来控制，然而化学机械抛光装置的抛光速率不恒定，易受外界干扰因素，因此通过控制化学机械抛光时间来控制化学机械抛光去除的层间介质层厚度会导致不同的晶圆去除的层间介质层厚度不一或不同批次的晶圆之间去除的层间介质层的厚度相异。

后续制程需在制作的层间介质层内制作接触孔，并在接触孔内制作钨塞，以实现晶圆器件层与布线层连接。所制作的层间介质层的厚度和钨塞的长度都等于预制作的接触孔的深度。若层间介质层厚度大于预设接触孔的深度就会导致接触孔没有打通层间介质层，即后续制作的钨塞未与器件层进行连接；若层间介质层厚度小于预设接触孔的深度就会导致制作接触孔时蚀刻掉位于接触孔下的器件层上的硅化物，即增大了后续制作的钨塞与器件层的接触电阻。若依据层间介质层的厚度调整制作的接触孔的深度解决布线层与器件层接触问题或接触孔以下器件层硅化物蚀刻问题，但是接触孔深度的相异会引起各接触孔内的钨塞长度不等而导致不同芯片的布线层与器件层之间接触电阻均匀性差的问题。

发明内容

本发明要解决的技术问题是提供层间介质层的制作方法，以解决现有方法制作的层间介质层厚度不均的缺陷。

为解决上述技术问题，本发明的层间介质层的制作方法，层间介质层制作在晶圆器件层上，用于制作预设深度的接触孔。层间介质层的制作结合化学机械抛光制作，该层间介质层的制作方法包括以下步骤：a、在器件层表面形成第一介质层；b、在第一介质层上形成与第一介质层材料相异的第二介质层；c、主抛光第二介质层，至第二介质层与第一介质层界面；d、过抛光第一介质层，形成厚度与预设接触孔深度相同的第一介质层作为层间介质层。其中，第一介质层的厚度大于接触孔的预设深度，并且第一介质层厚度与接触孔预设深度的差值为所述步骤d过抛光去除的第一介质层厚度。可选地，第一介质层的材料为掺磷氧化硅材料，第二介质层的材料为非掺杂氧化硅材料。可选地，步骤a形成的第一介质层或步骤b形成的第二介质层采用高密度等离子体化学气相沉积法沉积形成。可选地，步骤a形成的第一介质层或步骤b形成的第二介质层采用等离子增强化学气相沉积法沉积形成。可选地，步骤a形成的第一介质层或步骤b形成的第二介质层采用低压化学气相沉积法沉积形成。可选地，步骤a形成的第一介质层或步骤b形成的第二介质层采用常压化学气相法沉积形成。可选地，各晶圆器件层表面形成的第一介质层厚度相等。可选地，形成在各晶圆第一层介质层表面的第二介质层厚度相等。

与传统的层间介质层制作方法相比，本发明的层间介质层的方法通过制作第一介质层和第二介质层，利用相异材料的第一介质层和第二介质的界面实现主抛光去除第二介质层。进一步，通过过抛光可有效去除主抛光后残留在第一介质层表面的第二介质层材料。因此，本发明层间介质层制作可有效克服传统层间介质层的制作方法导致不同晶圆上层间介质层厚度不等的弊端。

附图说明

以下结合附图和具体实施例对本发明的层间介质层的制作方法作进一步详细具体的描述。

图1是传统层间介质层制作时化学机械抛光示意图。

图2是层间介质层上制作接触孔示意图。

图3是本发明层间介质层的制作方法步骤a示意图。

图4是本发明层间介质层的制作方法步骤b示意图。

图5是本发明层间介质层的制作方法步骤c示意图。