[发明专利]应用于电源调整器的上电过冲电压抑制装置

说明书

技术领域

本发明涉及一种应用于芯片上电源装置，具体涉及一种应用于电源调 整器上的电压抑制装置。

背景技术

目前，典型的以PMOS为输出驱动元件的电源调整器框图如图1所示， 其中包括误差放大器、电阻反馈网络(R0和R1)以及输出驱动管(晶体 管M0)。其中基准电压VREF一般由精准的电压源提供给一个精准的电位。

以图1的电路为例，由于在瞬间上电，例如，输入电压节点以1V/ns 的速度从0上升到了5V，而此时，由于PGATE点的电位还来不及上升， 从而导致晶体管M0的栅源电压非常高，比正常工作时的电压要高十倍或 者更高，从而电流差不多是实际应用中需要的驱动电流大100倍或更多， 这些多余的电流将在输出节点输出电压节点上累积很高的电荷，也就是 说，在输出电压节点上有很大的过冲电压，有可能过冲电压就等于输入电 压节点。因为需要环路通过负反馈，使PMOS的栅源电压工作在一个正常 的电压值。而环路的带宽通常都在KHz的量级，因此整个环路大约需要 us到ms的量级才能使输出电压节点从很高的过冲电压恢复到正常的工作 电压。那么使用该电压调整器的输出作为电源的IP，假设IP使用的是低 压1.8V的MOSFETs，那么在过冲从有到无的过程就有可能使这些低压IP 的器件损坏。

通常解决输出电压过冲有几个典型方法。第一种是使用尽可能大的 Cout电容，Cout越大，输出电压节点就越小。第二种方法是使用电压监 测电路，当监测到输出电压高于阈值电压时，就通过额外的电路抬高PMOS 的栅源电压。这个额外的反馈电路的带宽可以做得非常高，从而使输出电 压节点上不会有很大的过冲。但是若输入电压节点的速度比这个额外的反 馈电路响应速度要高，那么输出电压节点上仍然会有些许的过冲。第三种 方法是改变输出元件的类型。

第一种方法会增加很大的版图面积或者需要芯片外置电容，影响生产 成本。第二种方法只能保证在一定频率以上的电源上电过程不会出现过冲 电压。第三种简单改变输出元件会导致在某种工作条件下无法实现原有的 性能。

发明内容

本发明所要解决的技术问题是提供一种应用于芯片中无需外接电容 的电压调整器的过冲电压抑制装置。

为了解决以上技术问题，本发明提供了一种应用于电源调整器的上电 过冲电压抑制装置，包括：误差放大器，其同相端连接一基准电压节点， 其反相端连接有反馈网络；输出驱动管，其源极连接输入电压节点，栅极 连接误差放大器的输出端，漏极与输出电压节点相连接；反馈网络，其一 端与误差放大器反相端相连接，另一端与输出电压节点相连接；源跟随器， 其输入管的漏极与输入电压节点相连，栅极与输出电压节点相连，源极与 电流产生电路的电流负载管相连；耦合电容，其一端连接输出驱动管的栅 极，另一端连接源跟随器的输出端；电流产生电路，包括源跟随器的电流 负载管，所述电流负载管与源跟随器的源极以及耦合电容相连。

本发明的有益效果在于，电路面积小，功耗低，并且无论输入电压 节点以多快的速度上电，输出电压都不会有无法接受的过冲电压出现，从 而对改善整体性能有很大的帮助；同时无需芯片外置电容，有效降低生产 成本。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明。

图1是现有典型的电压调整器框图；

图2是本发明实施例的过冲电压抑制电路示意图；

图3是本发明一实施例的具体电路图；

图4是本发明另一实施例的具体电路图。

具体实施方式

本发明中的电压调整电路结构主要在传统的电路结构(如图1所示) 上加入了晶体管M1、电流产生电路I0和耦合电容C0(耦合电容C0的容 值比较大，比晶体管M0和走线等带来的寄生电容要大)，如图2所示。采 用这样的方案的优点在于，面积小，功耗低，并且无论输入电压节点以多 快的速度上电，输出电压都不会有无法接受的过冲电压出现从而对改善整 体性能有很大的帮助。

整个过冲电压抑制电路分为3个组成部分：

1)电流产生电路，图3中的左侧的9个晶体管M3~晶体管M11，电容 C2以及电阻R4；具体连接方式如图中所示，用于产生偏置电压来偏置2) 中的晶体管M2管的栅电位，并且可以通过C2很方便的控制电压建立时间， 也就是，电流建立时间。