[发明专利]低电压带隙基准源的安全启动电路

说明书

技术领域

本发明涉及集成电路中的基准源电路领域，特别涉及一种低电压带隙 基准源的安全启动电路。

背景技术

1999年5月发表在IEEE杂志固体电路第34卷的《亚1伏工作的CMOS 带隙基准电路》(《A CMOS Bandgap Reference Circuit with Sub-1-V Operation》)，该论文公开了一种极低电源电压下的带隙基准电压源的典型 结构，该带隙基准电压源的结构如图1所示。

图1为一种极低电源电压下的带隙基准电压源的典型结构，如图2所 示，其启动电路主要是通过PONRST信号控制M0管的栅极，M0的衬底和源 极接地，漏极接到了V1节点上。当PONRST为高电平时，M0把V1拉到了低 电位，从而使整个电路启动。而PONRST是由该基准源之外的上电清零模块 (POR，全称power on reset)来产生的，仅在上电过程中有一段时间为高电 压，当经过有效的清零间隔后，即带隙基准源正常工作时，该信号一直维 持为低电平。

在根据图1的带隙基准电压源的电路来实现具体的带隙基准源电路 (BGR，全称Bandgap Reference)中，如果带隙基准源的输出电压由于外 界的因素使其回复到电路出于0电平工作(这是带隙基准电路工作的另一 个稳态区)的状态，此时只要电源电压的变化不足以使PONRST信号出现高 电平，则基准电压无法正常输出。只有当下一次重新上电后这个模块才能 正常工作。

而且当电源电压下降到一定程度，如要求1.3V工作，而上电清零模块 电路的上升阈值电压一般设定为0.8V-1.4V(例如，针对正常工作的1.8V 电源来说)。则此时PONRST信号有可能永远都为0。因此，利用如图1所示 的现有的带隙基准电压源结构，仍然使用M0和外置POR来启动电压源是无 法实现的。

发明内容

本发明所要解决的技术问题是提供一种低电压带隙基准源的安全启动 电路，能够在极低电源电压下安全启动带隙基准电压源。

为解决上述技术问题，本发明低电压带隙基准源的安全启动电路的技 术方案是，包括依次连接的电流源产生电路，带隙基准源的启动电路，带 隙基准源主体电路，该电流源产生电路产生带隙基准源启动电路中运放工 作的偏置电流，其特征在于，所述的带隙基准源的启动电路包括第一P型 晶体管，其栅极与电流源产生电路的输出相连接，源极接电源电压Vdd，漏 极与第一N型本征晶体管的漏极以及第二N型晶体管的栅极相连接，第一N 型本征晶体管的源极与第一PNP三极管的发射极相连接，第一N型本征晶 体管的栅极与第二N型晶体管的源极相连接，并且，第一N型本征晶体管 的衬底和源极短接并接入第一PNP三极管的发射极，第一PNP三极管的基 极和集电极短接并与地相连，第二N型晶体管的漏极接电源电压Vdd，且衬 底接地，第三N型本征晶体管的衬底接地，漏极与栅极短接后接第二N型 晶体管的源极，并与第一N型本征晶体管的栅极相连接，第三N型本征晶 体管的源极与带隙基准源主体电路中的运放的负输入端INN相连接，带隙 基准源主体电路中包含第二P型晶体管，其源极与第三N型本征晶体管的 源极以及运放的负输入端INN相连接，第一电阻一端与运放的负输入端INN 相连接，另一端接地，第二PNP三极管的发射极与运放负输入端INN相连 接，基极与集电极短接并且接地，第一P型晶体管上的电流用Ibias标征， 而第二P型晶体管上的电流用Ibgr来表征，运放负输入端的电位以VINN 表征，运放负输入端的电位VINN为第一电阻上的电压和第二PNP三极管上 电压的和，第一P型晶体管上的电流Ibias送入第一PNP三极管和第一N 型本征晶体管产生了启动电位Vstart，即第三N型本征晶体管的栅(漏) 电位，当Vstart-VINN＞第三N型本征晶体管的阈值电压Vth，则第三N型 本征晶体管会导通，则VINN将会被拉高，最终达到Vstart-Vth。

本发明的低电压带隙基准源的安全启动电路，不仅在传统的带隙基准 电压源基础上增加了一路电流，并利用该电流建立起一个启动电路工作的 阈值电压，并且加入一个N型本征晶体管，由于N型本征晶体管的阈值电 压非常低，使得在极低的地缘电压下，带隙基准电压源也能正常工作。

附图说明

下面结合附图和实施例对本发明作进一步详细的说明：