[发明专利]物理层接口电路

说明书

技术领域

本发明涉及半导体集成电路技术，特别涉及一种物理层接口电路。

背景技术

随着集成电路产业的不断发展，客户对电子产品的要求越来越高，这样，为了能达到比较高的成品率以及有良好的性能，要求产品在比较苛刻的条件下也能够良好工作；例如，在工艺，温度，电压，负载的不匹配以及器件寄生等等条件的影响下，会产生非线性失真，要达到USB规范的要求，PHY(PHYSICAL LAYER物理层)接口电路的设计难度越来越大。

常见PHY(物理层)接口电路包括两个数据传送器，分别输出DP(DataPlus数据正极)、DM(Data Minus数据负极)一对差分信号。一种数据传送器如图1所示，输入信号经过输出信号控制级，将信号调整成合适的信号形式，然后通过输出驱动级将信号输出；输出驱动级为推挽式CMOS放大器，包括上下PMOS管、NMOS管，上下PMOS管、NMOS管漏极同信号输出端相连。在实际工作中，由于输出信号控制级受到偏置电流、工艺偏差以及寄生电容等因素变化的影响，会使得输出信号控制级输出的信号产生偏差；最后经过输出驱动级驱动输出时，由于静电保护电路影响以及工艺的偏离，会导致上下的PMOS与NMOS驱动能力不同，从而产生非线性失真；另一方面，USB规范里规定两个差分输出级(两个数据传送器)的负载不同(用以控制USB不同的传输模式)，同样会产生一定程度的偏 差。多方面因素叠加导致此接口电路一定会出现不同程度的偏差。

为了保证物理层接口电路能良好的满足规范的要求，并且降低其对工艺以及外部环境的依赖性，当前主要的技术有：采用良好的基准源为物理层电路提供偏置；采用复杂的补偿电路等等方法。

发明内容

本发明要解决的技术问题是提供一种物理层接口电路，该电路能抑制输出信号非线性失真，弥补由于工艺、温度、电压、负载的不匹配以及器件寄生等原因引起的输出波形失真。

为解决上述技术问题，本发明的物理层接口电路，包括两个数据传送器，该两个数据传送器输出DP、DM一对差分信号，每个数据传送器包括输出信号控制级、输出驱动级，输入信号经过输出信号控制级进行调整后通过输出驱动级将信号输出，输出驱动级为推挽式CMOS放大器，包括上PMOS管、下NMOS管，上PMOS管、下NMOS管的漏极接信号输出端，其特征在于，还包括四个压控电流源，每个数据传送器输出驱动级上下PMOS管、NMOS管的源漏极间分别跨接有压控电流源，每个数据传送器的两个压控电流源电流方向相反，一个流向信号输出端，另一个流出信号输出端，且每个数据传送器的两个压控电流源极性相反，两个数据传送器的输出驱动级中的两个PMOS管源漏极间跨接的两个压控电流源电流方向相同且极性相同、两个NMOS管源漏极间跨接的两个压控电流源电流方向相同且极性相同；取两个数据传送器的信号输出端的DP、DM差分信号的共模中间电平，取物理层接口电路电源电压的中间电平，取该差分信号共模中间电平同该电源电压的中间电平的比较电平差作为四个压控电流源的控制电压，当差分信号共模中间电平高于该电源电压的中间电平时，每个数据传送器的两 个压控电流源中，电流方向流向信号输出端的压控电流源的输出电流减小，电流方向流出信号输出端的压控电流源的输出电流增大，当差分信号共模中间电平低于该电源电压的中间电平时，每个数据传送器的两个压控电流源中，电流方向流向信号输出端的压控电流源的输出电流增大，电流方向流出信号输出端的压控电流源的输出电流减小。

可以包括一运算放大器，所述差分信号共模中间电平、电源电压的中间电平分别接所述运算放大器的两个输入端，所述运算放大器的输出电平作为所述四个压控电流源的控制电压。

本发明的物理层接口电路，在每个数据传送器的输出驱动级中接入两个电流方向相同且极性相反的压控电流源，通过两个数据传送器的信号输出端的DP、DM差分信号共模中间电平同该电源电压的中间电平的比较电平差，控制各压控电流源输出的补偿电流的大小，相应的调节数据传送器的输出信号瞬态电平的高低，直至物理层接口电路两个数据传送器输出的DP、DM一对差分信号完全对称。本发明的物理层接口电路利用共模反馈抑制输出信号非线性失真，将输出波形不对称失真导致的共模电平相对电源中间电平的变化，转换成偏置电平控制输出驱动电流，能够有效地去除各种不利因素引起的输出失真，使得物理层接口电路输出的差分信号具有良好的对称性，从而保证物理层PHY接口电路能完好传输信号的目的。此物理层接口电路能够灵活运用于多种物理层接口电路的波形控制调整中。

附图说明