[发明专利]超深沟槽的多级刻蚀与填充方法

说明书

技术领域

本发明涉及一种半导体集成电路工艺，特别是涉及一种沟槽的刻蚀与填充工艺。

背景技术

击穿电压在500V以上的超高压MOS晶体管在电源管理中扮演越来越重要的角色。在新型的超高压MOS晶体管中，为了减小导通电阻，都采用了超深沟槽工艺，即槽深达到20μm以上。并要在该超深沟槽内填入P型自掺杂多晶硅或单晶硅，帮助水平耗尽NMOS晶体管的漂移区，这样可以在维持高击穿电压的情况下适当提高N型漂移区掺杂浓度，减小导通电阻。因此实现超深沟槽的刻蚀与填充是完成超高压MOS晶体管的关键所在。

在常规工艺中，只有对10μm以下深度的沟槽，刻蚀时才能保证刻蚀出垂直的沟槽侧壁，填充时才能保证是无空洞的多晶硅或单晶硅填充。如沟槽深度超过10μm，刻蚀和填充工艺都很难实现。这体现在刻蚀时，很难刻蚀出陡峭的沟槽侧壁；填充时，则很容易形成空洞。

发明内容

本发明所要解决的技术问题是提供一种超深沟槽的多级刻蚀与填充方法，该方法可以20μm以上深度的沟槽进行具有陡峭侧壁的刻蚀、以及无空洞的填充。

为解决上述技术问题，本发明超深沟槽的多级刻蚀与填充方法，所述超深沟槽为20μm以上深度的沟槽，该方法包括如下步骤：

第1步，将超深沟槽由下至上地分解为第1级沟槽到第n级沟槽，n为大于等于2的整数，所述第1级沟槽到第n级沟槽的深度之和为超深沟槽的深度；

第2步，在N型硅衬底10上外延淀积一层N型外延层11，所述N型外延层11的厚度大于第1级沟槽的深度，再在N型外延层11上淀积一层氧化硅12；

第3步，采用光刻和刻蚀工艺在硅片的部分区域内刻蚀掉氧化硅12和部分N型外延层11，直至刻蚀掉的N型外延层11的深度为第1级沟槽21的深度，形成第1级沟槽21；

第4步，在第1级沟槽21内以外延工艺淀积一层P型单晶硅13，该层P型单晶硅13高出N型外延层11的表面；

第5步，先去除氧化硅12，再采用化学机械抛光工艺平坦化P型单晶硅13直至与N型外延层11的表面齐平；

第6步，在N型外延层11上再外延淀积一层N型外延层14，所述N型外延层14的厚度等于第二级沟槽22的深度，再在N型外延层14上淀积一层氧化硅15；

第7步，采用光刻和刻蚀工艺在硅片的部分区域内刻蚀掉氧化硅15和部分N型外延层14，直至刻蚀掉部分P型单晶硅13，形成第2级沟槽22；

第8步，在第2级沟槽22内以外延工艺淀积一层P型单晶硅16，该层P型单晶硅16高出N型外延层14的表面；

第9步，先去除氧化硅15，再采用化学机械抛光工艺平坦化P型单晶硅16直至与N型外延层14的表面齐平；

重复第6～9步直至完成第n级沟槽的刻蚀与填充。

本发明所述方法将超深沟槽分为多级，并对每一级沟槽进行刻蚀和填充，填充物选择原位掺杂P型单晶硅。只在前一级沟槽的刻蚀和填充完成后，才进行下一级沟槽的刻蚀和填充，以此类推，直到超深沟槽的刻蚀和填充完成。由于每一级的沟槽较浅，现有工艺能力很容易刻蚀和填充，因此克服了超深沟槽的刻蚀和填充的制作困难。

附图说明

下面结合附图和实施例对本发明作进一步详细的说明：

图1a～图1i是本发明超深沟槽的多级刻蚀与填充方法的各步骤硅片剖面示意图。

图中附图标记为：10-N型硅衬底；11-N型外延层；12-氧化硅；13-P型单晶硅；14-N型外延层；15-氧化硅；16-P型单晶硅；2-超深沟槽；21-第1级沟槽；22-第2级沟槽。

具体实施方式

本发明超深沟槽的多级刻蚀与填充方法，所述超深沟槽是指20μm以上深度的沟槽，该方法包括如下步骤：

第1步，请参阅图1a，根据超深沟槽的深度，将超深沟槽由下至上地分解为多级沟槽(第1级至第n级，第1级在最下方，第n级在最上方)，所述多级沟槽的深度之和为超深沟槽的深度。

图1a示意性地表示了最简单的二级结构，即将超深沟槽2分解为第1级沟槽21和第2级沟槽22。第1级沟槽21在最下方，第2级沟槽22在最上方。第1级沟槽21的深度h1和第2级沟槽22的深度h2之和为超深沟槽2的深度h。