[发明专利]防静电保护电路

说明书

技术领域

本发明涉及半导体技术，特别涉及一种防静电保护电路。

背景技术

随着半导体芯片的运用越来越广泛，运用范围和领域越来越大，所涉及到的静电损伤也越来越多。通常穿尼龙制品的人体静电可能达到21,000V的高压，750V左右的放电可以产生可见火花，而仅10V左右的电压就可能毁坏没有静电保护(electrostatic discharge，ESD)的芯片，现在已经有很多种防静电保护设计和应用，通常有栅接地的N型场效应晶体管(Gate Grounded NMOS，GGNMOS)保护电路、二极管保护电路、可控硅(Silicon Controlled Rectifier，SCR)电路等等。

栅接地的N型场效应晶体管(Gate Grounded NMOS，GGNMOS)保护电路如图1所示，它实现防静电保护的工作过程是：首先是静电使此晶体管的漏极电压不断上升，当漏极电压上升到结的击穿电压(BreakdownVoltag)时，漏极将产生一个较大的击穿电流，此电流流向衬底，从而在电流通路上形成一定的压降，当压降达到一定程度的时候，漏极，衬底和源极所形成的NPN型三极管将开启，而三极管有电流放大作用，从而增大了电流，泻放静电到地，同时也使得漏极的电压下降，N型场效应晶体管工作时使漏极电压维持在钳压(Trigger Voltage)即结的击穿电压(Breakdown Voltag)和持有电压(Holding Voltage)之间，保护内部电路不被高电压损坏。

但当地端电压高于芯片内部电路端电压时，此时栅接地的N型场效应晶体管相当于一个由衬底到漏极的PN二极管正向导通，无法实现反向电压保护。

发明内容

本发明要解决的一个技术问题是提供一种防静电保护电路，能够实现反向电压保护。

为解决上述技术问题，本发明的防静电保护电路，包括一NMOS管和第一PMOS管；该NMOS管衬底同源极相连后接地，栅极接地；第一PMOS管衬底同漏极相连后接该NMOS管漏极，源极接芯片内部电路，栅极同漏极相接。

本发明的防静电保护电路，还可以包括第二PMOS管、第三PMOS管；第二PMOS管漏极接芯片内部电路，衬底同源极相连后接第三PMOS管漏极；第三PMOS管源极接工作电源，衬底同漏极相连后接第二PMOS管源极。

本发明的防静电保护电路，当芯片内部电路端的电压出现静电高压时，能通过栅接地的N型场效应晶体管进行泄放到地，保护芯片内部电路不被高电压损坏。而只有地端电压高于芯片内部电路端的电压为V_BVP+0.7V以上时，地端与芯片内部电路端之间才会导通，能够实现反向电压保护。

附图说明

下面结合附图及具体实施方式对本发明作进一步详细说明。

图1是栅接地的N型场效应晶体管防静电保护电路示意图；

图2是本发明的防静电保护电路一实施方式电路图。

具体实施方式

本发明的防静电保护电路一实施方式如图2所示，包括一NMOS管N1和第一PMOS管P1，该NMOS管N1衬底同源极相连后接地，栅源之间接有电阻，防止栅极击穿时，产生大电流，第一PMOS管P1衬底同漏极相连后接该NMOS管N1漏极，源极接芯片内部电路，栅漏之间接有电阻，防止栅极击穿时，产生大电流；还包括第二PMOS管P2、第三PMOS管P3，第二PMOS管P2漏极接芯片内部电路，衬底同源极相连后接第三PMOS管P3漏极，栅源之间接有电阻，防止栅极击穿时，产生大电流；第三PMOS管P3源极接工作电源VDD，衬底同漏极相连后接第二PMOS管P2源极，栅漏之间接有电阻，防止栅极击穿时，产生大电流。