[发明专利]具有高抗干扰能力的TD－SCDMA直放站同步方法及装置

说明书

技术领域

本发明涉及一种具有高抗干扰能力的TD-SCDMA直放站同步方法及装置。

背景技术

在TD-SCDMA系统中，同步方式主要分为以下三种：

1、GPS同步，优点在于：抗干扰能力强；缺点在于：其一是需要计算GPS与基站的相位差，对每一个直放站都需要分别计算，而且一旦出现变化，需要再次调整；一旦信号丢失，则无法与基站同步；其二是成本高。

2、基带同步，优点在于：抗干扰能力强，缺点在于：成本高。

3、包络检波同步，优点在于：成本低；缺点在于：抗干扰能力低。

由于包络检波同步方式具有成本低，但是抗干扰能力低，因此，此发明提出一种具有高抗干扰能力的解决方法。

发明内容

本发明的目的是提供一种抗干扰能力强的TD-SCDMA直放站同步方法及装置。

在TD-SCDMA直放站系统中，当检测不到同步信号的时候，需要维持同步时间5到60秒钟(根据行业标准)，因此，当同步信号丢失的时候，在维持同步的时间内，需要能够尝试所有的电压判定门限。检波同步方法为。

第一步，设置一个定时器T，该定时器的定时时间设置要求是：至少大于等于一个子帧的长度，即大于5ms。因为至少需要在一个子帧长度时间里尝试一种电压判定门限。根据ADC的N位的精度，则需要维持时间长度为N*T。按照普通ADC精度8到12位，一个电压判定门限检测时间为1到2帧，则即至少需要的维持时间范围是2⁸*1*5ms到2¹²*2*5ms，即1.280s到40.96s，小于60秒。

第二步，如果以当前电压判定门限V在定时器T时间内无法识别到同步信号时，当前的电压判定门限V加上ADC的最小有效位LSB(least significantbit)，即1，如果已经达到最大值，则为最小值，重复第二步；识别到同步后进入到第三步。

第三步，成功检测到同步信号后，按照同步信号的时间特征进行同步，并且维持该电压判定门限。重复第三步，直到无法识别同步信号进入第四步。

第四步，在无法识别同步信号后，考虑到可能是偶发干扰情况，所以以当前电压判定门限V检测同步，如果在N帧(例如2帧)内仍旧无法检测到同步，则进入第二步；否则进入第三步。

具有高抗干扰能力的TD-SCDMA直放站同步装置，射频信号通过射频耦合器，耦合一定量的射频信号，输出到射频检波器，射频检波器输出对应的检波模拟电压信号到ADC转换器，ADC转换器将数字信号传输给FPGA，FPGA对ADC的采样信号进行分析。FPGA通过ADC检测电压的数字信号，设定一个电压判定门限，将高于这个门限的电压定义为数字高，低于这个门限的电压定义为数字低，通过对高低信号的时间特征，分析同步信号。FPGA在一定时间内没有检测到同步信号的时候，则逐步调整电压判定门限，直到检测到同步信号。

为了克服固定的电压判定门限受干扰及信号强度的影响，本发明为一种动态电压判定门限调整方法通过检波同步装置来检测同步信号。该装置和方法根据检测不到同步信号后，维持同步5到60秒钟的特点，在维持时间内继续调整电压判定门限，检测同步信号，该方法保证了在维持时间内，尝试所有的电压判定门限，来检测同步信号，因此，提高了抗干扰能力。

附图说明

图1是TD-SCDMA传输信号帧格式及同步特征窗；

图2是本发明检波同步装置；

图3是同步方法流程图。

具体实施方式

本发明的实现方法见图1、图2、图3：

在TD-SCDMA直放站系统中，当检测不到同步信号的时候，需要维持同步时间5到60秒钟(根据行业标准)，因此，当同步信号丢失的时候，在维持同步的时间内，需要能够尝试所有的电压判定门限。同步流程图见图3。

第一步，设置一个定时器T，该定时器的定时时间设置要求是：至少大于等于一个子帧的长度，即大于5ms。因为至少需要在一个子帧长度时间里尝试一种电压判定门限。根据ADC的N位的精度，则需要维持时间长度为N*T。按照普通ADC精度8到12位，一个电压判定门限检测时间为1到2帧，则即至少需要的维持时间范围是2⁸*1*5ms到2¹²*2*5ms，即1.280s到40.96s，小于60秒。

第二步，如果以当前电压判定门限V在定时器T时间内无法识别到同步信号时，当前的电压判定门限V加上ADC的最小有效位LSB(least significantbit)，即1，如果已经达到最大值，则为最小值，重复第二步；识别到同步后进入到第三步。