[发明专利]一种用于非合作低信噪比直接序列扩频信号的实时伪码周期同步技术

权利要求书

一种用于非合作低信噪比直接序列扩频信号的实时伪码周期同步技术，通过直接利用直接序列扩频(DSSS)信号的伪码周期的最优检测统计量作为非合作DSSS信号接收机的同步手段，不需要知道任何载频和伪码速率的先验知识，利用FPGA构造并行处理通道，实时实现伪码周期同步，本发明的特征在于：该方法在处理器中还依次包含如下步骤：

①将接收数据读入并行快速共轭延迟自乘通道，并执行相应运算：

为控制自乘的延时参数，0＜m₁＜m₂＜…＜m_T＜M-1，即延时值只取的整倍数，各个通道完全一致，且独立运行，为了减少计算量，m_i≈M/2，α＝{-Δlm_i，-Δlm_i+1，…，Δlm_i}；低通滤波器直接使用窗长为的滑动加法器，每个通道所有操作均是流水线作业，且只含有两个复数加法器和两个复数乘法器，将最后得到的统计量序列存入表中；

②设i＝i+1，重复执行第一步。直至i＝T；

③计算伪码周期检测统计量ρ^(T‾p)≈Σj=1y(T‾pmj),]]>求即为T_p的精确估计值用来更新还可以用于判断同步的有效性，即只有当超过一定门限时，估计到的伪码周期值才是有效的，如果无效，应中断伪码周期同步，回到伪码周期检测环节重新开始；

④根据更新的值重新开始执行同步。