[发明专利]一种在系统IP验证方法

说明书

技术领域

本发明涉及集成电路技术，特别涉及集成电路设计中的IP验证技术。

背景技术

在集成电路设计中，仿真验证是一个重要的环节。现有的验证机制包括软件验证、硬件验证和软硬件协同仿真验证。国内研发的SOC软硬件验证平台的典型案例有媒体处理器软硬件协同仿真验证平台(MPSP)、基于Celoxica的RC1000和RC200平台提出的改进型SoC原型验证电路板设计方案等。但是，现有的MPSP专用性过强，可扩展性不能满足SoC系统研发的实际需要，SoC原型验证方案还不成熟，不能提供完整的平台。

现有技术相关文献：

1、中国专利

名称：基于PCI总线的IP核仿真验证平台及其验证方法

公开号：CN 1609862A

该系统结构较简单，功能较单一，只适合于简单小型IP模块的验证，难以适应大型复杂SOC系统多方面的验证要求。同时，该系统以PC机控制硬件平台，属于硬件平台仿效，未提供对IP核的独立验证。

2、美国专利

专利名称：Hardware debugging in a hardware div language

专利号：US 6581191

该系统是针对HDL级的设计验证的一个综合系统，能对HDL级的设计进行快速全方位的分析与验证。但其不足在于只能进行单一的硬件验证，不能进行软硬件的协同验证。

可见，现有的验证机制中，一般是将IP核和系统环境同时置于软件或硬件环境中验证，未见有单独对IP核部分的完善验证机制。

发明内容

本发明所要解决的技术问题是，提供一种在系统IP验证机制，既能兼顾验证的速度，又能虚拟IP验证的环境，对IP核进行高效、独立的验证。

本发明解决所述技术问题采用的技术方案是，在系统IP验证方法，用硬件仿真IP核部分，系统的其他部分用软件仿真，并在硬件仿真部分和软件仿真部分之间建立通信。

进一步地说，软件仿真部分为IP核的虚拟系统工作环境。更进一步地说，软件仿真部分为在通用计算机环境下运行的虚拟系统工作环境，包括各种对外围电路的软件仿真。硬件仿真部分由FPGA以及写入FPGA的IP内容构成。所述硬件为仿真FPGA板，在FPGA上仿效的IP核部分为视频处理模块，软件仿真部分为视频源文件和视频显示软件。

当IP核和外围软件/硬件共同构成一个完整的系统时，除IP核以外的其他软件/硬件部分，构成IP核工作的环境，本文称为虚拟系统工作环境。

本发明的有益效果是，能够为IP核提供一个理想的仿真环境，排除对外围电路的硬件仿真所产生的干扰，同时兼顾了对IP的高速验证；并且由于仅对IP核部分进行硬件仿真，验证成本较低。

以下结合附图和具体实施方式对本发明作进一步的说明。

附图说明

图1、2是现有技术的示意图。

图3是本发明的实施例1的示意图。

图4是本发明的实施例2的示意图。

具体实施方式

本发明将IP核和系统环境电路(外围电路)分别置于不同的验证方式，通过软件仿真验证虚拟系统工作环境，能够得到最接近于理想化的结果，克服了硬件仿真的噪声和干扰问题；对IP核进行独立硬件仿真，借助硬件加速手段，兼顾了验证速度，能够快速建立IP核验证的环境，并且最大限度地排除了干扰。

参见图1。以全数字音频功放的全软件仿真为例，整个系统，包括音频压缩文件的音频解码、全数字音频功放、后级驱动与滤波等各级单元都在EDA仿真软件上仿真实现，虽然软件仿真的可控性和灵活性都比较好，但软件仿真耗费时间比较长，导致IP验证与评测的效率下降。

图2是全数字音频功放的全硬件仿效示意图，全数字音频功放单元以FPGA硬件仿真，包括音频解码、全数字音频功放、后级驱动与滤波等各级单元都在硬件开发板上完成仿真，音频接口从DVD播放器接入音频信号，仿真后输出到音箱。全硬件仿效虽然提高了验证的速度，但设计、制作专门的硬件电路板需要耗费更多的时间和经济成本，开发板的可重用性也不高，另外硬件仿效的可控制性和可观察性都不高，会给验证和评测带来附加的因素，这将影响IP验证与评测的质量。