[发明专利]一种上电复位电路

权利要求书

1.一种上电复位电路，其特征在于：包括分压跟随/锁存模块、斯密特触发器、控制信号产生模块、整形输出模块；所述分压跟随/锁存模块的分压跟随电路包括2路分压跟随电路，其中一路分压跟随电路的输出作为斯密特触发器的输入，锁存电路用于将2路分压跟随电路产生的微小电压差锁存到固定状态；所述斯密特触发器的输出信号控制控制信号产生模块的产生的控制信号；所述控制信号产生模块产生的控制信号用于控制分压跟随/锁存模块的状态转换；所述整形输出模块输出POR信号；

所述上电复位电路的工作原理是：在上电过程中，先通过分压跟随/锁存模块的2路分压跟随电路跟随电源电压的变化，同时将其中的一路分压跟随电路的输出作为斯密特触发器的输入；当电源电压上升到设定值时，所述作为斯密特触发器输入的分压跟随电路的输出值将高于斯密特触发器的上翻转阈值，斯密特触发器发生翻转，同时也产生一路控制信号；所述控制信号使2路分压跟随电路由分压跟随状态转换到锁存状态；在锁存状态下，锁存器的锁存特性将2路充电支路产生的微小电压差锁存到固定状态，在上电过程结束后，产生稳定的POR信号。

2.根据权利要求1所述一种上电复位电路，其特征在于：所述分压跟随/锁存模块的分压跟随由MP/N2、MP/N5、电阻R1-R4、MP/N_CAP1实现，锁存由MP/N1、MP/N3、MP/N4、电阻R1-R4实现，其中电阻R1＝R2＝R4＞R3;

所述分压跟随/锁存模块各个元器件的连接关系如下：

PMOS管MP2源端接电源，栅端接控制信号PU_ENN，漏端通过连线N_R1与电阻R1串联；电阻R1另一端通过连线LATCH_N与电阻R2串联；电阻R2另一端通过连线N_R2与NMOS管MN2的漏端串联；NMOS管MN2栅端接控制信号PU_EN，源端接地；PMOS管MP_CAP1源/漏端同时接电源，栅端与电阻R1/电阻R2串联的连线LATCH_N相接；以上连接构成1支分压跟随支路，LATCH_N为该支路的输出；

PMOS管MP5源端接电源，栅端接控制信号PU_ENN，漏端通过连线N_R3与电阻R3串联；电阻R3另一端通过连线LATCH_P与电阻R4串联；电阻R4另一端通过连线N_R4与NMOS管MN5的漏端串联；NMOS管MN5栅端接控制信号PU_EN，源端接地；NMOS管MN_CAP1源/漏端同时接地，栅端与电阻R3/电阻R4串联的连线LATCH_P相接；以上连接构成1条分压跟随支路，LATCH_P为该支路的输出；

以上连接构成2路分压跟随电路；

PMOS管MP1源端接电源，栅端接控制信号PU_EN，漏端通过连线LAT_H与PMOS管MP3的源端串联；PMOS管MP3栅端与电阻R3/电阻R4串联的连线LATCH_P相接，漏端与电阻R1通过连线N_R1串联；电阻R1另一端通过连线LATCH_N与电阻R2串联；电阻R2另一端通过连线N_R2与NMOS管MN3的漏端串联；NMOS管MN3栅端与电阻R3/电阻R4串联的连线LATCH_P相接，源端通过连线LAT_L与NMOS管MN1的漏端串联；NMOS管MN1栅端接控制信号PU_ENN，源端接地；PMOS管MP4源端通过连线LAT_H与PMOS管MP1的漏端串联，栅端与电阻R1/电阻R2串联的连线LATCH_N相接，漏端与电阻R3通过连线N_R3串联；电阻R3另一端通过连线LATCH_P与电阻R4串联；电阻R4另一端通过连线N_R4与NMOS管MN4的漏端串联；NMOS管MN4栅端与电阻R1/电阻R2串联的连线LATCH_N相接，源端通过连线LAT_L与NMOS管MN1的漏端串联；以上连接够成锁存支路，LATCH_P/LATCH_N为该锁存支路的输入，同时LATCH_P也作为该锁存支路的输出；

分压跟随电路与锁存电路是串联关系，同时复用电阻R1-R4。