[发明专利]一种用于EEPROM的灵敏放大器及由其构成的读电路

说明书

技术领域

本发明属于非易失存储器技术领域，具体涉及一种用于EEPROM的灵敏放大器及由其构成的读电路，尤其适合于在嵌入式EEPROM中应用。

背景技术

EEPROM存储器由于既具有RAM可以随时改写存储内容的特点，又具有ROM在断电情况下长期保持存储内容的特点，因此得到广泛应用。特别是在目前SoC(System on Chip)广泛应用的情况下，EEPROM作为嵌入式存储器存储配置信息，来实现系统的在线可配置特性，具有广泛的应用。

整个EEPROM由存储阵列(memory array)和外围电路两部分构成，外围电路由列解码器(column decoder)、行解码(row decoder)、灵敏放大器(senseamplifier)、高压产生(high voltage generator)和逻辑控制(control logic)、数据锁存(data latch)等电路组成。

在EEPROM进行读操作时，芯片的主要功耗来源于灵敏放大器，并且正比于EEPROM的位宽，即灵敏放大器的个数。因此在低功耗的应用中，需要尽可能的降低灵敏放大器的功耗，从而达到降低整个EEPROM读功耗的目的。

随着目前SoC芯片工作频率的提高，也需要具有高读出速度的嵌入式EEPROM与其相适应，否则EEPROM将可能成为整个SoC性能的瓶颈。

发明内容

本发明的目的在于提供一种用于EEPROM的灵敏放大器，该灵敏放大器电路结构简单，不需要偏置电路，占用面积小，读取速度快，动态功耗低，静态功耗几乎为0；工作电压范围大；本发明还提供了由其构成的读电路，具有抗器件特性退化，性能稳定的特点。

本发明提供的用于EEPROM的灵敏放大器，其特征在于：它包括充电控制电路、检测电路和保持整形输出电路；

充电控制电路用于控制对位线电容的充电和泻放，它由相同的二个充电控制子电路构成，二个充电控制子电路受控于充电控制端，并分别对两根位线进行充放电；

检测电路用于检测上述两根位线充电时间的差异，为一个同或门，两根位线的电压作为同或门的输入；其输出连接到保持整形输出电路中PMOS管P9的栅极；

保持整形输出电路包括PMOS管P9、P10，NMOS管N9、N10和电容C1；PMOS管P9的栅极接检测电路的输出端，NMOS管N9的栅极接充电控制端，其公共漏极接电容C1的上极板；电容C1由NMOS管接成电容形式构成，上极板为NMOS管的栅极，与PMOS管P9和NMOS管N9的公共漏极和下级反相器的输入连接，下极板与地连接；PMOS管P10和NMOS管N10组成反相器结构，其公共栅极作为输入端接电容C1的上极板，其公共漏极作为灵敏放大器的输出端。

由上述的灵敏放大器构成的读电路，其特征在于：它包括K个灵敏放大器和第一、第二存储模块，其中1≤K≤64，各灵敏放大器的两根位线分别接到第一、第二存储模块的对应位线上，第一、第二存储模块的控制栅电压输入端、其公共源端以及各选择端分别对应连接在一起，其中公共源端通过受控于充电控制端的NMOS管N11与地连接，第一、第二存储块的字线各自独立控制。

本发明灵敏放大器使用同或门进行电压检测的方式来判断存储管所存储的信息，与传统灵敏放大器相比不需要偏置电路，可以采用灵活的充电控制电路和同或门构成核心电路，充电控制电路完成对位线的预充电过程，由同或门作为检测电路，结构十分简单。充电控制电路在空闲状态时对大电容节点进行放电，保证每次读出的初始条件一致的同时避免了悬空节点可能存在的干扰电荷，保证了读出信号的稳定性；由于电压检测电路采用CMOS门电路的形式进行，因此具备了CMOS门电路静态功耗极低的优点；该灵敏放大器的检测电路在充电电路的位线开始预充电时就进行检测，并且只需要等到位线上的电压上升到同或门的转折电平后，就可以把检测结果输出到下一级电路，即充电电路和检测电路几乎是同时工作的，所以实现了快速读出的目标。综上所述，这种新型结构的灵敏放大器利用存储单元存储信息为1和为0时位线所驱动总电容大小的不同的原理，再通过左右两条位线对左右两个存储模块充电时间的差异，以及这种差异所导致灵敏放大器中一个特置晶体管电容上电荷量积累的多少，来决定灵敏放大器输出高电平或者低电平，从而实现了存储数据的顺利快速读出。

由上述的灵敏放大器构成的读电路具有抗器件特性退化，性能稳定的特点。

附图说明

图1为本发明灵敏放大器的结构示意图。

图2为本发明灵敏放大器的一个实例。

图3为半边存储单元组织的结构示意图。