[发明专利]一种脉宽调制DC－DC开关电源的软启动电路

权利要求书

1.一种脉宽调制DC-DC开关电源的软启动电路，其特征在于：该电路包括分频计数模块(4)，电流阈值模块(3)，电流采样模块(2)，限流比较器(1)，二输入或门(5)，振荡器(7)，RS触发器(6)；

RS触发器(6)的输出端连接外部开关整流管的栅级，控制开关整流管的导通与关断，RS触发器(6)的S端接振荡器(7)的输出，R端接二输入或门(5)的输出；开关电源电路的脉宽调制信号和限流比较器(1)的输出接到二输入或门(5)的两个输入端；限流比较器(1)的输入正端和负端分别连电流阈值模块(3)的输出端(V1)和电流采样模块(2)的输出端(V2)；

分频计数模块(4)的输入端分别接清零信号(RST)、置位信号(LD)和开关整流管的的栅极驱动信号(VP)，通过对开关整流管的栅极驱动信号(VP)的分频和编码产生第一至第三编码信号(D0、D1、D2)，分别与电流阈值模块(3)的三个输入端相连；开关整流管的一端接电源电压，另一端(SW)和开关整流管的栅极接电流采样模块(2)的两个输入端。

2.根据权利要求1所述的软启动电路，其特征在于：分频计数模块(4)包括分频器(51)、第一、第二二输入与非门(48、49)和编码器(52)；

分频器(51)由n个D触发器构成，8≤n≤12，各D触发器的清零端接清零信号(RST)，第一级D触发器的时钟端接第二二输入与非门(49)输出的时钟信号(CLK)，各D触发器的输出端接自身的输入端D端，并接入下一级D触发器的时钟端，各D触发器按此接法串接构成分频器(51)，第n-1级和第n级D触发器的输出信号(Q8，Q9)分别是时钟信号(CLK)的2^n-1分频和2ⁿ分频；

第n-1级和第n级D触发器的输出信号(Q8，Q9)接第一二输入与非门(48)的两个输入端，第一二输入与非门(48)的输出信号和开关整流管的栅极驱动信号(VP)输入到第二二输入与非门(49)中，输出时钟信号(CLK)；编码器(52)包括第一至第三或非门(40、41、45)，第一至第四非门(42、43、46、47)，以及与非门(44)；

置位信号(LD)和分频器(51)的一个输出端(Q8)所提供的时钟信号(CLK)的2^n-1分频信号共同输入到第一或非门(40)、再经第一非门(42)输出信号(L80)，

置位信号(LD)和分频器(51)的另一个输出端Q9提供的时钟信号(CLK)的2ⁿ分频信号依次通过第二或非门(41)和第二非门(43)输出信号(L60)；

上述二个输出信号(L60、L80)经与非门(44)再经过第三非门(46)的输出作为第一编码信号(D0)；

第一非门(42)输出信号(L80)的输出作为第二编码信号(D1)；

上述二个输出信号(L60、L80)经第三或非门(45)再经过第四非门(47)的输出作为第三编码信号(D2)。

3.根据权利要求1或2所述的软启动电路，其特征在于：电流阈值模块(3)的结构为：

PMOS管MN1、MN2、MN3、MN4、MN6、MN8、MN9，恒流源I0和电阻R1构成电流镜结构；

PMOS管MN5与PMOS管MN6串联，PMOS管MN7与PMOS管MN8串联，PMOS管MN9与PMOS管MN10串联，均接于电流阈值模块(3)的输出端(V1)和地之间；

第一编码信号(D0)接PMOS管MN5的栅极控制PMOS管MN6所在电流支路的导通和关断，第二编码信号D1接PMOS管MN7的栅极控制PMOS管MN8所在电流支路的导通和关断，第三编码信号D2接PMOS管MN9的栅极控制PMOS管MN10所在电流支路的导通和关断。

4.根据权利要求1或2所述的软启动电路，其特征在于：电流采样模块(2)的结构为：

电阻R10和PMOS管MP12串联，PMOS管MP12的漏级接电流采样模块(2)的输出端(V2)；

PMOS管MP11和MP19均为二极管连接，PMOS管MP11接到电源电压VIN和MP12的源级之间，PMOS管MN19接到PMOS管MP12的源级和地之间；

PMOS管MP12，MP13的栅极接开关整流管的栅极驱动信号(VP)，并通过第五非门(16)连到PMOS管MP14的栅极；

PMOS管MP13和MP14串连后和电容C12并联，连入电源电压(VIN)和电流采样模块(2)的输出端(V2)之间，电容C11和PMOS管MP13并联。