[发明专利]基于分布存储结构的具有数据处理能力的动态随机存储器装置

说明书

技术领域

本发明专利涉及一种基于分布存储构架的具有数据处理能力的动态随机存储器(DRAM)装置。

背景技术

在过去几十年内，处理器的性能一直按照摩尔定律以每18个月翻一番的惊人速度提升。这都得益于集成电路制造工艺和体系结构技术的巨大提高。不过人们也开始意识到有越来越多的因素阻碍着处理器性能的进一步提升。“存储墙”问题就是冯诺伊曼体系结构之中的性能瓶颈之一。目前，在半导体行业之中，芯片运算速度与存储部件访问速率的差距正在不断拉大，为了弥补这种分离设计的缺陷，微处理器普遍采用了大量的方法来减少或者隐藏存储器的访问延迟，包括大容量高速缓冲存储器(Cache)、软硬件预取、推断执行及事务内存等机制，它们不能从根本上解决存储访问的瓶颈，反而使得处理器的复杂性不断增加。

目前，随着半导体工艺的不断进步，处理器与存储器集成在同一芯片内部已经实现，该技术的出现会对传统冯诺伊曼体系结构中的存储墙问题带来影响。传统的存储芯片受到芯片管脚数量与物理传输路径的影响，存在着高延迟、低带宽的缺陷。而大容量的DRAM存储器具有低延迟、高带宽和低功耗等特性，它的出现可以从本质上解决存储墙问题。根据片上DRAM存储器件在处理器体系结构中所起的作用而分为两类。一类是处理器芯片，将大容量DRAM和一个合适的处理器集成到一个芯片，扮演主处理器的角色，如Blue Gene。另一类是具有数据处理能力的的存储芯片，具备普通存储功能，同时拥有计算能力，能够对存储芯片内部的数据进行加速处理，克服存储墙问题，特别适用于加速以媒体处理为代表的数据密集型应用。现在相关的处理器-存储器集成的研究，如Pim-Lite和Gilgamesh等实现了具备计算能力的DRAM存储器，然而，这些存储芯片不能满足目前工业界标准的存储器时序协议，无法兼容诸如个人电脑、服务器或工作站等工作环境。而我们设计了一种分布存储结构的具有数据处理能力的DRAM存储装置，其内部的DRAM存储体捆绑了数据处理单元，系统软件通过控制数据处理单元，利用DRAM存储器的高带宽优势，对体上数据加速处理，大量数据无需读出DRAM存储装置，大大缓解了整个数据处理系统对存储器的带宽需求。

发明内容

本发明的目的是在现有技术基础上，针对传统存储器的访存带宽瓶颈，提供一种基于分布存储结构的具有数据处理能力的DRAM装置，该存储装置具有和普通存储器完全一致的接口规范，兼容闪存(FLASH)、静态随机存储器(SRAM)、同步动态随机存储器(SDRAM)、双倍速率同步动态随机存储器(DDR)、第二代双倍速率同步动态随机存储器(DDR2)、第三代双倍速率同步动态随机存储器(DDR3)、第二代图形专用双倍速率同步动态随机存储器(GDDR2)或第三代图形专用双倍速率同步动态随机存储器(GDDR3)通用DRAM存储器装置接口与传输规范，同时具备一定的处理能力。应用程序通    过应用程序接口(API)可以直接调用装置中的处理单元，处理单元利用DRAM存储体的高带宽优势对目标数据完成加速处理，缓解了整个数据处理系统中存储器访问带宽的瓶颈。

本发明的目的通过以下技术方案实现：

一种基于分布存储结构的具有数据处理能力的DRAM装置，包括：存储器装置接口、控制接口、处理单元、DRAM存储体、通信网络、DRAM存储体控制器、DMA控制器，存储器装置接口用来和外部存储器总线交互数据，同时与装置内的DRAM存储控制器及DMA控制器连接，DMA控制器、处理单元与DRAM存储体控制器通过通信网络连接，内部DRAM存储体控制器同时还连接内部DRAM存储器；

存储器装置接口，负责处理外部主机发送的各种访存命令，译码选择DRAM存储体、处理单元的状态、控制寄存器或DMA控制器，此外，还接收其它DRAM操作命令，传送给对应的DRAM存储体；

控制接口，接收存储器装置接口或其它处理单元对处理单元控制与状态寄存器的访问；

处理单元，每个处理单元分别对应各存储体，作为装置中具有数据处理能力的部件，起到了加速数据处理系统各种应用的效果；

DRAM存储体，负责数据缓存；

通信网络，负责装置中各个DRAM存储体间的通信，处理器单元仅有权访问本地的DRAM存储体，访问其它DRAM存储体中的数据需要将它们搬迁至本地DRAM存储体；

DRAM存储体控制器，负责来自存储器装置接口、通信网络、DMA控制器及处理单元的访问请求进行仲裁，保证存储器装置接口的无阻塞访问；