[发明专利]双端口访问单一动态存储器的接口

说明书

技术领域

本发明涉及计算机接口，特别涉及处理器与存储器之间的接口，具体为双处理器端口访问单一动态存储器的接口。

背景技术

近年来，多处理器系统中共享存储器是研究的热点。当前对共享存储器的访问端口只有一个，这样就增加了多处理器对这个共享存储器访问的冲突的可能。当有两个或两个以上处理器对存储器进行访问时只能允许一个处理器对存储器进行访问，其它处理器处于等待状态，即各个处理器不能并行地访问存储器。为解决这个问题，现在普遍流行的技术主要有：利用双端口RAM器件、采用总线的分时复用技术。以上这些方法或多或少都存在着成本、存储器容量、系统性能、易用性等方面的缺陷。

直接采用双端口RAM器件作为共享存储器，实现起来也比较简单，可以给处理器提供两个存取端口，使两个处理器同时进行访问，无需总线仲裁。但是双端口RAM器件一般采用静态存储器(如SRAM)，其容量不会太大，成本比较高，不适用于大容量共享存储器的场合。并且当两个处理器同时对双端口RAM进行写操作或者一读一写操作时，会产生冲突，需在软件或硬件上通过信箱等机制进行协调。

采用总线的分时复用技术访问共享存储器，两个处理器在不同的时间段享有对总线控制权，进而对存储器进行访问(例如参考专利文献1、2)。这种方法实现起来比较简单，无需复杂的仲裁逻辑，其核心方法是将存储器的访问时钟设为处理器访问时钟的两倍或更高，利用开关逻辑分时接通两个处理器和存储器之间的控制通路。采用这种方法，不需要对处理器的访问进行仲裁，实现简单，但是两个处理器只能以固定的时隙分时享有对共享存储器的控制权，即使访问的地址不发生冲突，两个或两个以上的处理器也不能同时对存储器进行访问。即处理器不能并行进行对存储器访问的工作，降低了处理器访问速率这一重要的系统性能。参考专利文献1利用一个2路选1的开关，加上一个时序调整的部件，让处理器以固定的时隙访问存储器。但是当访问动态存储器相同BANK的不同行时，必须在一行访问结束并关闭后才能打开另一行，固定时隙访问策略无法解决此类冲突，专利文献1不能应用于动态存储器的共享，其应用实例也是同步静态存储器SSRAM。参考文献2直接采用动态存储器(DRAM)颗粒组建共享存储器，其容量可以做的比较大，成本较低；在块访问时速度与静态存储器相当。但是该专利同样以固定的时隙分时处理多个处理器的读写请求，并且要求处理器必须以动态存储器(DRAM)的访问时序进行访问，这就要求存储器的带宽远远大于处理器端口的带宽，这对应用是十分不利的限制。而且目前有些处理器还不能直接对DRAM直接进行访问，需另加存储控制器，这不利于应用。

根据以上分析，目前市场上还没有一种针对现有的动态存储器(如DDR SDRAM、DDR2SDRAM等)作为共享存储器，实现高性能、大容量、低成本、灵活易用的共享存储控制系统(接口)。

[专利文献1]见申请号：01135091.1中国发明专利申请公开说明书。

[专利文献2]见专利号：US2006/0294322 A1美国发明专利公开说明书。

发明内容

本发明为了解决采用双端口RAM器件作为共享存储器和采用总线的分时复用技术访问共享存储器存在的成本、存储器容量、系统性能、易用性等方面的缺陷，提供一种双端口访问单一动态存储器的接口。该接口在容量、成本、易用性和系统性能等多方面得到综合优化，并能够给处理器提供两个(及两个以上)访问端口。

本发明是采用如下技术方案实现的：双端口访问单一动态存储器的接口，包括逻辑仲裁模块、处理器1时序命令接口模块、处理器1数据缓存模块、处理器2时序命令接口模块、处理器2数据缓存模块、动态存储器接口控制模块、初始化模块、刷新模块；本发明所述的动态存储器可以是DDR SDRAM、DDR2 SDRAM等；

逻辑仲裁模块由对来自初始化模块的初始化请求、来自刷新模块的刷新请求、来自处理器1时序命令接口模块的处理器1读写请求、来自处理器2时序命令接口模块的处理器2读写请求进行判决的请求判决模块，与请求判决模块相连的状态机模块，与状态机模块相连的控制命令生成模块构成；请求判决模块的判决的优先级顺序为：初始化请求、刷新请求、处理器1、2的读请求、处理器1、2的写请求，相同优先级情况下，对处理器1和处理器2采取先到先服务的策略；状态机模块负责整个接口的工作状态(即工作在哪一个请求状态下)的切换并根据所处的工作状态配合控制命令生成模块生成对处理器1时序命令接口模块的响应信号、对处理器2时序命令接口模块的响应信号、对动态存储器接口控制模块的控制命令、初始化响应信号、刷新响应信号；