[发明专利]一种里德-所罗门编码译码器及其译码的方法

权利要求书

1.一种里德-所罗门编码译码器，其特征在于，包括：

伴随多项式系数计算模块，用于接收需要译码的码字，并计算伴随多项式 系数；

缓存模块，用于缓存接收到的需要译码的码字；

错误位置及误码值计算模块，用于确定错误位置以及计算误码值；

纠错模块，用于根据所述错误位置以及误码值，纠错所述缓存模块中对应 的码字；

所述错误位置及误码值计算模块包括：

IBM算法求错误位置多项式系数模块，用于接收所述伴随多项式系数计 算模块的伴随多项式系数的输入，计算错误位置多项式系数；

IBM算法求错误值多项式系数模块，用于接收所述伴随多项式系数计算 模块的伴随多项式系数的输入，计算错误值多项式系数；

搜索错误位置以及计算误码值模块，用于错误位置的搜索，以及相应误码 值的计算；

所述IBM算法求错误位置多项式系数模块，或者IBM算法求错误值多项 式系数模块包括：

多组寄存器，用于存储IBM迭代算法过程中的各类数值；

第一组延迟电路，通过所述多组寄存器的第一寄存器与第二组延迟电路连 接，包括依次顺序连接的一个乘法器和一个多输入加法器；

第二组延迟电路，通过所述多组寄存器的第一寄存器与第一组延迟电路连 接，包括依次顺序连接的一个乘法器和一个多输入加法器，和/或另一乘法器；

控制电路，与所述多组寄存器的第一寄存器连接，用于根据所述第一寄存 器输出的值产生控制信号，以控制所述多组寄存器数值的更新；

其中，IBM为无求逆运算的伯利坎普-梅西。

2.根据权利要求1所述的里德-所罗门编码译码器，其特征在于，所述 多组寄存器包括：

t+1个移位寄存器，与第一组延迟电路的一个乘法器连接，用于移位串行 输入伴随式多项式系数；

t个辅助寄存器，与第二组延迟电路的至少一个乘法器连接，用于存储IBM 迭代算法过程中求错误位置多项式系数的中间结果；或者用于存储IBM迭代 算法过程中求错误值多项式系数的中间结果；

t+1个系数寄存器，其两端分别与第一组延迟电路和第二组延迟电路的一 个乘法器连接，用于寄存错误位置多项式系数，或者错误值多项式系数；

第一寄存器，其一端与第一组延迟电路的一个多输入加法器连接，另一端 分别与第二组延迟电路的至少一个乘法器、第二寄存器、外围控制电路连接； 用于缓存每一次里德一所罗门编码译码器进行IBM迭代的一个时钟周期后， IBM迭代计算得到的多项式增量；以及

第二寄存器，其一端与第二延迟电路的至少一个乘法器连接，另一端与第 一寄存器连接，用于保持或更新所述里德-所罗门编码译码器的多项式增量；

其中，t＝(n-k)/2；n代表码长，k代表信息位个数。

3.根据权利要求2所述的里德-所罗门编码译码器，其特征在于，当所 述多项式增量为0或不满足辅助寄存器更新条件时，所述控制电路产生信号仅 使t个辅助寄存器完成串行右移操作；否则，所述控制电路产生信号使t+1个 系数寄存器与t个辅助寄存器更新。