[发明专利]采用开关运放的逐次逼近模数转换器

说明书

技术领域

本发明属于模拟电路领域，特别涉及采用开关运放的逐次逼近模数转换器。

背景技术

逐次逼近模数转换器(Successive Approximation Analog Digital Converter，简称逐次逼近ADC)的应用非常的广泛。逐次逼近ADC主要的优点是在精度和速度适中的情况下能够实现很低的功耗，这个优点非常适合便携式设备和医疗设备的应用，而且逐次逼近ADC结构简单，面积小，能够与数字工艺兼容，有良好的集成度。这样能够满足SoC(System On Chip)的需要。

已有的逐次逼近ADC结构如图1所示，主要由DAC(数模转换器)，比较器，缓冲器，以及逻辑控制单元组成。各器件的连接关系为：缓冲器和数模转换器分别连接比较器的两端，比较器的两个输入通过一个开关相连，其输出端连接逻辑控制单元的输入，逻辑控制输出10位数据连接数模转换器的输入，数模转换器的输入端接输入信号VIN，参考电平VREF，地电位GND。

该逐次逼近ADC的转换过程大致分为三步：第一步，DAC电容将输入电压进行采样。第二步，DAC产生需要比较的电压，送到比较器的输入端。第三步，比较器将比较的结果输出到逻辑控制单元，逻辑控制单元控制DAC的输入电压的变化，以建立下一次比较的电压，并将结果输出。其中比较器是设计的核心，同时也是消耗功耗的主要部分。比较器的输入端需要提供起始电平，通过缓冲器来提供。传统结构的缓冲器依靠运放的输入与输出短接来实现，如图2所示，由MOS管M1～M5所组成，其连接关系为：NMOS管M1的源极连接地电位，栅极连接固定电平VB，漏极连接NMOS管的M2，M3的漏极，M2的栅极连接输入信号，M3的栅极与漏极连接为输出端。M2的漏极连接PMOS管M4，M5的栅极以及M5的漏极，M4的漏极连接M2的漏极，M4，M5的源极连接电源电压VDD上，NMOS管的衬底连接地电位，PMOS管的衬底连接电源电压VDD上。这种结构虽然简单容易实现，但是主要的缺点是功耗太大，这在低功耗设计中是需要首先解决的问题。

发明内容

本发明的目的是为克服已有技术的不足，提出一种采用开关运放的逐次逼近模数转换器，本发明克服了已有逐次逼近模数转换器中的缓冲器功耗过大的缺点，利用开关运放降低了功耗。

本发明提出一种采用开关运放的逐次逼近模数转换器，该转换器包括：数模转换器，比较器，缓冲器以及逻辑控制单元；各器件的连接关系为：缓冲器和数模转换器分别连接比较器的两端，比较器的两个输入通过一个开关相连，其输出端连接逻辑控制单元的输入，逻辑控制输出10位数据连接数模转换器的输入，数模转换器的输入端接输入信号VIN，参考电平VREF，地电位GND；其特征在于，所述缓冲器采用开关运放，该开关运放由8个MOS管组成，其中M1，M2，M3，M4为NMOS管，M5，M6，M7，M8为PMOS管；各MOS管的连接关系为：NMOS管M1的源极接地，栅极与外面的固定电平IC相连，漏极与M2的源极连接，M2的栅极连接SWITCH信号，漏极与M3和M4的源极连接于节点D2，M4的栅极连接输入信号VIN，M4的漏极与M5的栅极和漏极连接于节点D1，M3的栅极与漏极连接成为输出端VOUT，PMOS管M5的源极连接到电源电压VDD，M6的栅极连接节点D1，源极连接到电源电压VDD，漏极接到输出端VOUT，M7、M8的栅极连接控制信号SWITCH，M7、M8漏极连接电源电压VDD，M7的源极接到节点D1上，M8的源极连接到节点D2上；所述各NMOS的衬底接地，各PMOS的衬底接到电源电压VDD上。

本发明的特点及技术效果：

本发明采用开关运放作为逐次逼近模数转换器，其特点为电路的工作状态由信号SWITCH控制，当“SWITCH＝1”电路正常工作，当“SWITCH＝0”电路关断，电路不消耗功耗。

本发明通过合适的时序控制有效地降低了模数转换器的整体功耗，对于一个10bit的逐次逼近ADC来说，采用开关运放可以将缓冲器的功耗降低为原来的4/14。

附图说明

图1为逐次逼近ADC整体结构示意图。

图2图1中已有的缓冲器的结构示意图。

图3本发明的采用开关运放结构实现的缓冲器结构示意图。

图4为本发明的工作时序图。

具体实施方式

本发明提出的采用开关运放的逐次逼近模数转换器结合附图详细说明如下：