[发明专利]InP衬底上集成增强型和耗尽型HEMT的制作方法无效
申请号: | 200810057889.1 | 申请日: | 2008-02-20 |
公开(公告)号: | CN101515568A | 公开(公告)日: | 2009-08-26 |
发明(设计)人: | 戴扬;杜睿;张扬;杨富华 | 申请(专利权)人: | 中国科学院半导体研究所 |
主分类号: | H01L21/8232 | 分类号: | H01L21/8232 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 周国城 |
地址: | 100083北*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | inp 衬底 集成 增强 耗尽 hemt 制作方法 | ||
1.一种在InP衬底上集成增强型和耗尽型HEMT的制作方法,其特征在于,包括以下步骤:
1)采用半绝缘材料作为衬底;
2)在衬底上生长缓冲层;
3)在缓冲层上生长电子沟道层;
4)在电子沟道层上生长空间层;
5)在空间层上生长掺杂层;
6)在掺杂层上生长第一层势垒层;
7)在第一层势垒层上生长第一层腐蚀阻挡层;
8)在第一层腐蚀阻挡层上生长第二层势垒层;
9)在第二层势垒层上生长第二层腐蚀阻挡层;
10)在第二层腐蚀阻挡层上生长帽层。
2.如权利要求1所述的制作方法,其特征在于,所述衬底为半绝缘InP材料,所述缓冲层采用InAlAs,所述电子沟道层采用InGaAs,所述空间层采用InAlAs。
3.如权利要求1所述的制作方法,其特征在于,所述掺杂层采用Si面,所述第一层势垒层采用InAlAs,所述第一层腐蚀阻挡层采用AlAs,所述第一层腐蚀阻挡层采用AlAs,所述第二层势垒层采用InAlAs,所述第二层腐蚀阻挡层采用AlAs,所述帽层采用InGaAs。
4.如权利要求1所述的制作方法,其特征在于,所述增强型和耗尽型HEMT的源漏电极是统一制作的,淀积在InGaAs帽层上,采用Ni/Ge/Au、GeAu/Ni/Au或Ti/Pt/Au。
5.如权利要求1所述的制作方法,其特征在于,所述腐蚀阻挡层为两层AlAs腐蚀阻挡层,用于阻挡选择湿法腐蚀。
6.如权利要求1所述的制作方法,其特征在于,所述增强型和耗尽型HEMT的器件隔离采用非选择湿法腐蚀,栅槽制作采用选择湿法腐蚀。
7.如权利要求5所述的制作方法,其特征在于,所述非选择湿法腐蚀采用硫酸、双氧水和水的混合溶液;所述选择湿法腐蚀采用丁二酸、氨水、双氧水和水的混合溶液。
8.如权利要求1所述的制作方法,其特征在于,所述增强型HEMT的栅槽和耗尽型HEMT的栅槽是分别制作的,增强型HEMT的栅槽腐蚀到第一层AlAs腐蚀阻挡层,耗尽型HEMT的栅槽腐蚀到第二层InAlAs势垒层,栅槽制作采用选择湿法腐蚀加上用稀盐酸去AlAs腐蚀阻挡层的方法制作。
9.如权利要求1所述的制作方法,其特征在于,所述增强型HEMT的栅金属淀积在第一层AlAs腐蚀阻挡层上,而耗尽型HEMT的栅金属淀积在第二层InAlAs势垒层上。
10.如权利要求1所述的制作方法,其特征在于,增强型HEMT的栅金属结构为Pt/Ti/Pt/Au四层金属结构,耗尽型HEMT的栅金属结构为Ti/Pt/Au三层金属结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所,未经中国科学院半导体研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810057889.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造