[发明专利]具有紧密体接触的射频SOI LDMOS器件

权利要求书

1.一种基于绝缘体上硅的射频LDMOS器件，其特征在于，该射频LDMOS器件由从上至下依次为顶层硅(3)、埋氧层(2)和底层硅(1)的绝缘体上硅SOI作为基本架构，该射频LDMOS器件包括：

设置于埋氧层(2)上表面的P^-区(20)，在紧邻P^-区(20)两侧分别设置的第一N^-区(23)和第二N^-区(24)；

设置于顶层硅(3)上表面的第一栅氧化层(7)和第二栅氧化层(8)；

设置于第一栅氧化层(7)上表面的第一多晶硅栅层(9)，设置于第一多晶硅栅层(9)上表面的第一栅多晶硅化物层(11)，以及设置于第一栅多晶硅化物层(11)上表面的第一栅电极(17)；设置于第一多晶硅栅层(9)一侧的第二氮化硅侧墙(14)，以及设置于第一多晶硅栅层(9)另一侧的第一氮化硅侧墙(13)；

设置于第二栅氧化层(8)上表面的第二多晶硅栅层(10)，设置于第二多晶硅栅层(10)上表面的第二栅多晶硅化物层(12)，以及设置于第二栅多晶硅化物层(12)上表面的第二栅电极(18)；设置于第二多晶硅栅层(10)一侧的第三氮化硅侧墙(15)，以及设置于第二多晶硅栅层(10)另一侧的第四氮化硅侧墙(16)；

设置于第一栅氧化层(7)一侧的第一N^-漂移区(25)，在紧邻第一N^-漂移区(25)的旁侧设置的第一漏区(27)，设置于第一漏区(27)上表面的第一漏区硅化物层(29)，设置于第一漏区硅化物层(29)上表面的第一漏电极(30)；

设置于第二栅氧化层(8)一侧的第二N^-漂移区(26)，在紧邻第二N^-漂移区(26)的旁侧设置的第二漏区(28)，设置于第二漏区(28)上表面的第二漏区硅化物层(31)，设置于第二漏区硅化物层(31)上表面的第二漏电极(32)；

设置于第一栅氧化层(7)另一侧的第一源区(35)，设置于第二栅氧化层(8)另一侧的第二源区(19)，在紧邻第一源区(35)和第二源区(19)的前方和后方设置的与P^-区(20)同型的重掺杂体接触区(4)，在体接触区(4)和第一源区(35)以及第二源区(19)上表面设置的体区及源区硅化物层(21)，设置于体区及源区硅化物层(21)上表面的源电极(22)。

2.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一栅氧化层(7)和第二栅氧化层(8)分别覆盖了顶层硅(3)上表面等于设计规则中沟道尺寸的区域。

3.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一漏区(27)和第一N^-漂移区(25)设置于第一N^-区(23)内，所述第二漏区(28)和第二N^-漂移区(26)设置于第二N^-区(24)内。

4.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一源区(35)和第二源区(19)以及体接触区(4)设置于P^-区(20)内。

5.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一N^-区(23)与P^-区(20)的交界处位于第一栅氧化层(7)的下方，所述第二N^-区(24)与P^-区(20)的交界处位于第二栅氧化层(8)的下方。

6.根据权利要求5所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一N^-区(23)及第二N^-区(24)与P^-区(20)交界，所述第一N^-区(23)与P^-区(20)的交界之处距离第一栅氧化层(7)靠近第一N^-漂移区(25)的一侧0至200nm；所述第二N^-区(24)与P^-区(20)的交界之处距离第二栅氧化层(8)靠近第二N^-漂移区(26)的一侧0至200nm。