[发明专利]一种闭合公式的RLC电路时延估计方法

说明书

技术领域

本发明属于电子信息技术领域，涉及RLC电路时延估计方法，具体是一种基于Birnbaum-Saunders概率分布(疲劳寿命分布)的闭合公式RLC电路时延估计方法。

背景技术

目前在超深亚微米乃至亚100纳米集成电路工艺中，随着工艺尺寸的不断减小，工作频率的大幅提高，以及各种寄生效应的影响日趋严重，由互连线导致的信号完整性问题已经成为影响IC性能的关键因素。互连线延时在整个电路延时中已占主导地位，互连线延时估计的准确性及效率将直接影响整个电路的时序收敛，对设计成本及设计成功率具有重要意义。随着集成电路工艺尺寸的不断减小，互连线网规模更加庞大，要求互连线时延估计必须同时兼顾准确性与效率。互连线信号传输网络一般采用RC或RLC即(电阻电容或电阻电容电感)电路网络进行仿真。采用传统的SPICE仿真方法，计算效率低，往往难以满足设计的要求。slew(10/90上升下降时间)作为更为精确的时延指标对超大规模集成电路设计具有重要意义。Elmore方法作为最早提出的延时方法，具有效率高，实现简单等优点，但是其准确性差，不能进行slew估计，无法直接应用于当前的IC设计中。AWE方法及降阶技术方法采用高阶瞬态进行估计，使准确性大大提高，但是这类方法采用非闭合公式容易产生不稳定的极点而导致不能收敛，且计算复杂度较高。近年来提出了多种基于概率分布的互连线时延方法如：PRIMO，WED，h-Gamma，RLD等，采用概率密度函数(Probability Density Function，PDF)进行近似估计，不仅准确性好，效率高，而且实现相对简单，具有较好的应用前景，但是这类方法需要进行多次概率表查表运算，由于表的精度直接影响估计精度，所以二维概率表的规模不能太小，这将导致方法运算效率的降低，而且对存储空间具有一定的要求。D2M方法作为另一类基于概率分布的互连线时延方法，仅采用前两个瞬态，不用查表运算，具有准确性好，计算相对简单，效率高等优势，但是这种方法却不能直接进行slew的估算，因此具有一定局限性。集成电路进人超深亚微米工艺后，寄生电感对互连线信号完整性的影响已不容忽视，而上述概率方法是针对RC电路开发的，未涉及RLC电路。

发明内容

本发明目的是针对现有技术不足，提供一种基于Birnbaum-Saunders概率分布的闭合公式RLC电路时延估计方法(以下简称BSD方法)。该方法完全避免了查表运算，可直接进行slew估计，且在准确性上与D2M及其他基于概率解释的方法相当，具有效率高、实现简单的特点。

本发明的闭合公式RLC电路时延估计方法是利用Birnbaum-Saunders分布的PDF(概率密度函数)的均值和方差与RLC电路节点上的冲激响应的多阶瞬态进行匹配，利用RLC电路某节点上的多阶瞬态求得其第一、第二阶中心矩分别替代Birnbaum-Saunders分布的PDF的均值和方差。根据Birnbaum-Saunders分布的PDF的均值和方差公式，对Birnbaum-Saunders分布的曲线形状参数，放缩比例参数ψ，求解。利用求解得到的Birnbaum-Saunders分布的和ψ参数，代入到Birnbaum-Saunders分布参数的CDF(累积密度函数)，以Birnbaum-Saunders分布的CDF近似作为RLC电路冲激响应函数对多种时延指标进行求解。其具体步骤如下：

1、利用RLC电路节点上的一阶和二阶的瞬态值与Birnbaum-Saunders分布PDF的均值和方差进行匹配，得到Birnbaum-Saunders分布的参数。具体步骤如下：

①根据RLC电路参数，利用Path-Tracing算法计算出RLC电路节点上的第一阶和第二阶瞬态值。Path-Tracing算法为成熟技术，其计算公式为：