[发明专利]基于SDRAM的大容量FIFO突发缓存器及数据存储方法

权利要求书

1. 基于SDRAM的大容量FIFO突发缓存器，其特征在于它由主控制器(1)、SDRAM控制器(2)、输入缓存器(3)和输出缓存器(4)组成；输入缓存器(3)的数据输入端为外部数据输入端，输入缓存器(3)的读控制端连接主控制器(1)的输入缓存器控制端，输入缓存器(3)的SDRAM存储器数据输出端连接SDRAM控制器(2)的数据输入端；输入缓存器(3)的数据直接输出端连接输出缓存器(4)的数据直接输入端；输出缓存器(4)的写控制端连接主控制器(1)的输出缓存器控制端，输出缓存器(4)的SDRAM存储器数据输入端连接SDRAM控制器(2)的数据输出端，输出缓存器(4)的数据输出端为外部数据输出端；主控制器(1)的SDRAM读写控制端连接SDRAM控制器(2)的读写控制端。

2. 根据权利要求1所述的基于SDRAM的大容量FIFO突发缓存器，其特征在于输入缓存器(3)和输出缓存器(4)是两个小容量的FIFO存储器。

3. 基于SDRAM的大容量FIFO突发缓存器的数据存储方法，其特征在于

主控制器(1)的工作过程为：

在空闲状态s_idle中，若满足输入缓存器(3)中的数据量大于等于M，且SDRAM存储器非满时；则进入写状态sd_w；否则，进入s_idle1状态；

在s_idle1状态中，若满足输出缓存器(4)中数据量大于等于M；则进入空闲状态s_idle；否则，进一步判断SDRAM存储器是否为空；若为空，则进入输入/输出状态s_io；若为非空，则进入读状态sd_r；

在输入/输出状态s_io中，若满足输入缓存器(3)中有数据，且输出缓存器(4)中的数据量小于M，则将输入缓存器(3)中的数据直接写入输出缓存器(4)中，并重复所述写操作，直到输入缓存器(3)中无数据，或者输出缓存器(4)中的数据量大于等于M为止，返回s_idle状态；

在读状态sd_r中，向SDRAM控制器(2)发一个读请求，若收到SDRAM控制器(2)的一个有效指令，则从SDRAM存储器中读数据，然后将输出缓存器(4)的写使能置为有效，进入sd_r1状态；否则，将继续等待有效指令；

在sd_r1状态中，从SDRAM存储器中读取一页的数据后返回空闲状态s_idle；

在写状态sd_w中，向SDRAM控制器(2)发一个写请求，若收到SDRAM控制器(2)的一个有效指令，则向SDRAM存储器中写数据，然后将输入缓存器(3)的读使能置为有效，进入sd_w1状态，否则将继续等待有效指令；

在sd_w1状态中，向SDRAM存储器中写入一页的数据后返回空闲状态s_idle；

SDRAM控制器(2)的工作过程为：

在SDRAM控制器(2)的空闲状态下，若接收到主控制器(1)发送的读请求，并且SDRAM存储器非空时，则进入SDRAM控制器(2)的整页突发读数据状态，读完一整页数据后跳回空闲状态；

在SDRAM控制器(2)的空闲状态下，若接收到主控制器(1)发送的写请求，并且SDRAM存储器未满时，则进入SDRAM控制器(2)的整页突发写数据状态，写完一整页数据后跳回空闲状态；

在SDRAM控制器(2)的空闲状态下，若既没有写请求也没有读请求，则进入SDRAM控制器(2)的自刷新状态进行刷新操作，完成之后跳回SDRAM控制器(2)的空闲状态。

4. 根据权利要求3所述的基于SDRAM的大容量FIFO突发缓存器的数据存储方法，其特征在于SDRAM控制器(2)的读/写状态中的读/写操作采用SDRAM存储器的突发传输。

5. 根据权利要求3所述的基于SDRAM的大容量FIFO突发缓存器的数据存储方法，其特征在于SDRAM控制器(2)的自刷新状态是采用间隔相同的时间或非相同的时间在64ms内刷新4096次。