[发明专利]一种片上网络芯片

说明书

技术领域

本发明涉及一种片上网络芯片(Network On Chip，简称NOC)。

背景技术

随着微电子技术的快速发展，芯片设计也发生了翻天覆地的变化。从专用集成电路(Application Specific Integrated Circuit，简称ASIC)到片上系统(System On Chip，简称SOC)，又到近年来的NOC，芯片的集成度越来越高，单个芯片不仅可以实现一个小系统的功能，而且可以实现复杂系统的功能。单芯片处理能力的增加除了受到微电子工艺技术发展的影响之外，还得益于芯片体系架构的变化。ASIC主要侧重于模块功能，而SOC已发展成为基于标准总线的体系架构。但随着功能处理单元的增多，基于总线的SOC设计越来越困难，主要问题是总线架构的通信能力不足，已赶不上当代通信、多媒体等系统发展的需求。NOC借鉴计算机网络技术，在单个芯片上构筑一个完整的网络，将各个处理单元连接起来，结合不同处理单元的并行或流水处理方法，并充分发挥网络的并行通信功能，使芯片的数据处理能力取得大幅提升。

现在，微电子技术已进入深亚微米时代，正朝向纳米工艺发展。可以预见，未来芯片的集成度和工作频率还会继续提高，基于网络的NOC芯片也不能例外。现有的NOC芯片都采用表面硅工艺技术，各个电路模块平面分布。即：在一个平面内分布有很多处理器，各个处理器通过该平面内的网络连线进行通讯。现有的NOC芯片中只有一个平面网络。但随着NOC芯片中网络连线的增长，以及因工作频率增加而带来的信号波长的变短，芯片内部连线的物理模型越来越近似于天线，不但会干扰其它连线上的信号，还极容易受到其它信号的干扰，信号的完整性将会成为一个挑战。

发明内容

本发明就是为了克服以上的不足，提出了一种干扰较少的片上网络芯片。

本发明的技术问题通过以下的技术方案予以解决：一种片上网络芯片，在一个芯片内部设有至少两个层，每层内设有至少一个处理单元和一个互连节点，所述片上网络芯片还包括层间总线，所述层间总线两端分别与互连节点相连，所述处理单元和互连节点相连，各层处理单元间通过互连节点和层间总线进行通讯。

优选地，每层内的处理单元和互连节点分别有至少两个，各个处理单元间通过层内总线与互连节点相连，各个互连节点间通过层内总线相连。

所述互连节点为开关或路由器。

所述层间总线是单向传输总线或双向传输总线。

本发明与现有技术对比的有益效果是：本发明在芯片内部设置了多层，并通过层间总线使各层的处理单元能够相互通讯，从而可构成一个庞大的三维的片上网络结构。本发明的片上网络芯片能大量减少处理单元间的连线数量和长度，减少连线间的干扰，减少其它信号对连线的干扰，保证处理单元间的信号的完整性，通讯效率高。本发明的片上网络芯片创造性地提出了芯片内多层的结构，更可减小芯片面积，降低芯片的成本，而且实现起来也更为容易。

附图说明

图1是本发明具体实施方式一的结构示意图；

图2是本发明具体实施方式二的结构示意图。

具体实施方式

下面通过具体的实施方式并结合附图对本发明做进一步详细说明。

具体实施方式一

如图1所示，一种片上网络芯片，在芯片内部设有第一层1和第二层2，第一层1和第二层2分别表示芯片的两个物理层(即两个电路层)。第一层1内设有第一处理单元14和第一互连节点13，第二层2内也设有第二处理单元24和第二互连节点23，所述片上网络芯片还包括层间总线6。层间总线6两端分别与第一互连节点13和第二互连节点23相连，第一处理单元14和第一互连节点13相连，第二处理单元24和第二互连节点23相连。第一处理单元14和第二处理单元24间通过第一互连节点13、层间总线6和第二互连节点23通讯。所述第一互连节点13和第二互连节点23一起可以控制第一处理单元14和第二处理单元24间的通讯，如：对信号进行分组过滤、分组转发、优先级选择、复用、加密、压缩等。