[发明专利]时钟切换电路

说明书

技术领域

本发明涉及时钟电路，特别是一种对两个时钟信号进行转换的电路。

背景技术

目前很多电路应用都需要进行时钟频率的切换，例如进行数据通信时接收数据和返回数据需要不同的时钟频率，这就需要在不同频率的时钟之间进行切换。现有技术的时钟切换电路存在以下不足：1、在时钟切换时会产生毛刺，毛刺的产生会导致后续的触发器可能对这个毛刺产生动作，从而将导致错误动作的发生，最终导致功能错误；2、亚稳态的产生，有些时钟切换电路采用反馈的方式将某个时钟触发器输出与另一个时钟触发器的输入端相连，由于时钟之间的异步关系，将很有可能导致亚稳态的产生，从而使电路处于不可预知的状态。上述问题都将导致应用电路出错。

发明内容

本发明的目的是提供一种时钟切换电路，要解决的技术问题是避免产生毛刺、亚稳态。

本发明采用以下技术方案：一种时钟切换电路，由两个复位产生电路、两个或门、三个非门、两个D触发器和时钟输出电路组成；第一复位产生电路、第二复位产生电路分别连接第一D触发器、第二D触发器，两个D触发器的Q端分别输出信号至时钟输出电路；第二D触发器的端信号接第一复位产生电路的一个输入端、该第二D触发器的端信号接第二非门的输入端，该第二非门的输出端接第三或门的输入端，第一D触发器的端接第二复位产生电路的一个输入端、同时该第一D触发器的端信号接第三非门的输入端，该第三非门的输出端接第四或门的输入端；第一复位产生电路的另一个输入端接第三或门的输出端，第二复位产生电路的另一个输入端接第四或门的输出端；所述第一D触发器的D输入端接时钟选择信号，第二D触发器的D输入端接时钟选择信号经过第一非门得到的反相信号；第一D触发器的时钟端和第三或门的另一输入端接第一时钟信号，第二D触发器的时钟端和第四或门的另一输入端接第二时钟信号。

本发明的第一复位产生电路由第一、第二与非门构成的RS锁存器，及第一或门组成；所述第二复位产生电路由第三、第四与非门构成的RS锁存器，及第二或门组成。

本发明的两个D触发器均为时钟下降沿触发且带异步复位端。

本发明的时钟输出电路由第五与非门、第六与非门和第七与非门组成，第五与非门接第一D触发器Q端，第六与非门接第二D触发器Q端，第七与非门对第五与非门和第六五与非门输出信号进行与非运算后输出目标时钟。

本发明的第一D触发器的时钟端、第三或门和第五与非门的输入端接第一时钟信号；第二D触发器的时钟端、第四或门和第六与非门的输入端接第二时钟信号。

本发明的第一RS锁存器的两个输入端分别与第三或门的输出端和第二D触发器的端相连，第一RS锁存器的第二与非门的输出端和复位信号接第一或门的输入端，其输出端接第一D触发器的异步复位端。

本发明的第二RS锁存器的两个输入端分别与第四或门的输出端和第一D触发器的端相连，第二RS锁存器的第三非门的输出端和复位信号接第二或门的输入端，其输出端接第二D触发器的异步复位端相连。

本发明与现有技术相比，采用复位产生电路、两个或门、三个非门、两个D触发器和时钟输出电路组成的时钟切换电路，当第一时钟切换为第二时钟时，在第一时钟为低电平时关断第一时钟的门控信号，同时释放第二RS锁存器的复位输出信号，在第二时钟为低电平时打开第二时钟的门控信号从而避免了时钟切换时的毛刺，复位产生电路保证了D触发器的异步复位端的一定是在时钟为低电平时通过RS锁存电路对复位信号进行同步操作，因此避免了亚稳态的产生。

附图说明

图1是本发明实施例的时钟切换电路原理图。

图2是本发明实施例的仿真波形图。

具体实施方式

下面结合附图和实施例对本发明作进一步详细说明。本发明的时钟切换电路采用异步复位的方式对时钟选择信号和时钟信号进行同步，根据选择信号Sel在不相关的第一时钟信号Clk_a和第二时钟信号Clk_b之间进行转换，输出无毛刺的时钟输出信号Clk_out，并避免了亚稳态问题产生。