[发明专利]高速高精度流水线结构ADC

说明书

技术领域

本发明涉及集成电子电路，尤其是高速高精度的流水线结构ADC制造领域。

背景技术

目前主要的ADC类型有并行比较型ADC、逐次比较型ADC、流水线型ADC等。

并行比较型ADC将模拟输入信号和由电阻串产生的逐渐增加的参考电压分别输入到比较器的输入端，n位分辨率的ADC需要2ⁿ-1个比较器，比较器的输出为温度码，需要经过编码为二进制码或其他码输出。并行比较型ADC的优点是只需要单相时钟，结构设计简单，高频性能好。缺点是所需要的比较器数目和分辨率成指数关系，因此它消耗的功耗，占有的芯片面积和输入电容也是与分辨率从成指数关系，这就限制了并行比较型ADC所能达到的分辨率。因此，并行比较型ADC对于实现8位分辨率以上的ADC难度非常大，且成本高。

逐次比较型ADC将被测电压和一可变的基准电压进行逐次比较，最终逼近被测电压。即采用一种“对分搜索”的策略，逐步缩小模拟输入信号未知范围的办法。逐次比较型ADC的优点是所需要的比较器少，芯片面积和消耗功耗都较小。缺点是分辨率和采样速率是相互矛盾的，N位转换需要N个时钟周期，分辨率低时采样速率较高，要提高分辨率，采样速率就会受到限制。

流水线型ADC由若干级级联电路组成，每一级包括一个采样/保持放大器、一个低分辨率的ADC和DAC以及一个求和电路，其中求和电路还包括可提供增益的级间放大器。快速精确的n位转换器分成两段以上的子区(流水线)来完成。首级电路的采样/保持器对输入信号取样后先由一个m位分辨率粗A/D转换器对输入进行量化，接着用一个至少n位精度的乘积型数模转换器(MDAC)产生一个对应于量化结果的模/拟电平并送至求和电路，求和电路从输入信号中扣除此模拟电平。并将差值精确放大某一固定增益后关交下一级电路处理。经过各级这样的处理后，最后由一个较高精度的K位细A/D转换器对残余信号进行转换。将上述各级粗、细A/D的输出组合起来即构成高精度的n位输出。优点：有良好的线性和低失调；可以同时对多个采样进行处理，有较高的信号处理速度；低功率；高精度；高分辨率；可以简化电路。缺点：基准电路和偏置结构过于复杂；输入信号需要经过特殊处理，以便穿过数级电路造成流水延迟；对锁存定时的要求严格；对电路工艺要求很高，电路板上设计得不合理会影响增益的线性、失调及其它参数。

发明内容

本发明的目的在于提供一种高速高精度的流水线结构ADC，它可以克服并行比较型ADC所需要的比较器数目和分辨率成指数关系的不足，同时具备并行比较型ADC高速的优点；克服了逐次比较型ADC逐次比较的缺点，同时具备逐次比较型ADC分辨率高的优点。同样是流水线结构，本发明的电路结构简洁，更适合模块化设计。

本发明设计的高速高精度的流水线结构ADC，由N个逐级串联的相同的一位模数转换子模块组成，其结构如图2所示。每一个一位模数转换子模块完成一位的模拟数字转换，N个位按顺序组合起来就得到整个模数转换器的输出。

一位模数转换子模块将输入的模拟信号和基准信号比较，输出比较结果比特，同时输出2倍的残留余差。假设A/D转换器的量程(即参考电压)为V_r，位数为n，则分辨率为LSB＝V_r/2ⁿ，设转化后的二进制数为b_n-1b_n-2…b₁b₀。设被测量电压为V_i(0≤V_i＜V_r)，则ADC的任务就是用LSB去度量V_i，看看它有多少个LSB，因此有(Δ≤V_r/2ⁿ，为转换量化误差)

V_i＝(b_n-1×2^n-1+b_n-2×2^n-2+b_n-3×2^n-3+…+b₁×2¹+b₀×2⁰)×LSB+Δ