[发明专利]操作非易失性存储器装置的方法

说明书

技术领域

示例实施例涉及一种操作非易失性存储器的方法，更具体地说，涉及一种通过加速电荷稳定以及电子和空穴的复合来改进编程和/或擦除状态的稳定性的操作非易失性存储器的方法。

背景技术

非易失性存储器装置是即使当切断电源供应时也能保存存储的数据的半导体存储器装置。

存储器基元(memory cell，即，非易失性存储器装置的基本元素)的结构根据非易失性存储器装置的应用领域改变。

在NAND闪速半导体存储器装置(即，高容量非易失性半导体存储器装置)的情况下，晶体管的栅可具有这样的结构：其中，存储电荷(即，数据)的浮栅(floating gate)和控制浮栅的控制栅被顺序堆叠。

对于闪速半导体存储器装置，为了满足更大存储容量的需求，存储器基元的大小已被减小。另外，根据基元大小的减小，可能也需要减小浮栅的高度。

为了维持存储器基元的存储器属性(例如，将存储的数据保存足够长的时间的保持属性)，并同时减少存储器基元的垂直高度，已经提出这样的半导体存储器装置：其具有使用氮化硅(Si₃N₄)层而不是浮栅作为存储电荷的单元的SONOS(硅-氧化物-氮化物-氧化物-半导体)存储器装置和诸如MONOS(金属-氧化物-氮化物-氧化物-半导体)存储器装置的MOIOS(金属-氧化物-绝缘体-氧化物-半导体)结构。在SONOS装置的情况下，硅用作控制栅，在MONOS装置的情况下，金属用作控制栅。

SONOS和MONOS存储器装置使用例如氮化硅(Si₃N₄)层的电荷陷阱(charge trap)层(而不是浮栅)作为存储电荷的单元。也就是说，在SONOS和MONOS存储器装置中，基底与控制栅之间的堆叠结构(浮栅和堆叠在浮栅上/下的绝缘层)被如下的堆叠结构(ONO)代替：在该堆叠结构中，氧化物层、氮化物层和氧化物层顺序堆叠在存储器基元中。因此，SONOS和MONOS存储器装置可被认为是电荷陷阱闪速(CTF)存储器装置，其中，当氮化层捕获电荷时，阈电压漂移。

SONOS类型存储器装置的基本结构可以如下：具有截断接触源(contacting source)和漏区的第一二氧化硅(SiO₂)层(即，隧道绝缘层)可形成于源区和漏区之间的半导体基底上，也就是在隧道区上。第一氧化硅层可以是隧穿电荷的层。氮化硅(Si₃N₄)层可作为电荷陷阱层形成于第一二氧化硅层上。氮化硅层可以是实际存储数据的材料层，可通过氮化硅层捕获通过第一二氧化硅层隧穿的电荷。二氧化硅层可形成于氮化硅层上，作为用于阻止电荷在通过氮化硅层之后上移的阻断绝缘层。栅极可形成于第二二氧化硅层上。

然而，在具有上述结构的SONOS存储器装置中，氮化硅层和二氧化硅层的介电常数相对较低，而且氮化硅层中的陷阱点(trap site)的密度不足够。因此，存储器装置的工作电压较高，记录数据的速度(编程速率)不够快，而且在垂直和水平方向上的电荷保持时间可能不够长。

最近，有报道当使用具有比二氧化硅层更大的介电常数的氧化铝(Al₂O₃)层代替二氧化硅层作为阻断绝缘层时，可提高编程速率和保持特性。

在具有代替浮栅的电荷陷阱层的CTF存储器装置中，在编程期间电子被注入到电荷陷阱层，而在擦除期间空穴被注入到电荷陷阱层以使用空穴和电子的复合来移除存储在电荷陷阱层中的电子。

然而，在未使用CTF存储器装置的初始编程过程中注入的电子可能被电荷陷阱层捕获和定位，然后，在被热能化时电子可以空间扩散进入氮化物层中的深阱。因此，装置的阈电压可能改变，因而需要一些时间直到根据定位的电子的热能化固定了阈电压(Vth)。

时间相关的阈电压Vth的变化可能使得当使用增量步骤脉冲编程(ISPP)方法时难以控制阈电压值的离散度。

根据ISPP方法，在增加编程脉冲电压的幅度的同时可施加编程脉冲电压，并且可施加验证电压以识别存储器基元的阈电压，然后，可重复上述过程直到存储器基元的电压达到期望值。由于形成存储器装置的多个存储器基元的初始阈电压可能是高度离散的，因此，可使用ISPP方法，从而考虑所述多个存储器基元中的阈电压之间的离散度，所有存储器基元可具有期望的阈电压。

然而，如果阈电压随时间改变，则可能更难以使用ISPP方法控制阈电压之间的离散度，并且不容易对存储器基元编程以使得阈电压在期望的范围之内。