[发明专利]微电路测试插槽的接触插入件

说明书

相关申请的交叉引用

本专利申请是根据35 U.S.C.§111(a)提交的正式申请，且根据35 U.S.C. §119(e)(1)、要求先前根据35 U.S.C.§111(b)于2007年2月2日提交的序 列号为60/887,983的临时专利申请的优先权。

技术领域

本发明属于微电路测试设备的改进。

背景技术

微电路的制造工艺不能保证每个微电路都是完好有效的。单个微电路 的尺寸是极小的，并且工艺步骤极其复杂，因此制造工艺中很小的或很细 微的失效就能使器件产生缺陷。为此，在半导体制造业和电路板装配业中， 微电路测试已有广泛运用。

尽管微电路成本常常是非常低的，但由于电路板的成本及其制造成本， 将一微电路安装到电路板上后就有很大的增值。安装通常涉及将微电路焊 接到电路板上，并且该安装通常是不可逆的。一旦安装到电路板以后，拆 除微电路通常会损坏该电路板。因此，如果微电路是有缺陷的，电路板本 身有可能也损坏了，即届时该电路板的整个价值都丧失了。

为此，通常在安装到电路板之前要对微电路进行测试。各微电路必须 以这样一种方式进行测试，即能够鉴别出几乎所有有缺陷的器件，但又基 本上不能将好的器件鉴别成有缺陷。任何一种差错都会增加总体制造成本。

微电路测试装备本身相当复杂。首先，测试装备必须与微小的、间隔 紧密的微电路端子中的每一个形成精确的、低电阻、短时工作方式、非破 坏性的接触。因为微电路端子的尺寸很小并且相邻端子对的间隔很小，即 使在测试装备触点和微电路端子焊盘之间的对准有很小的偏差也会导致错 误的连接。未对准的或者其它错误的微电路连接会导致测试设备将微电路， 即被测器件(DUT)，鉴别为有缺陷，即使其失效原因是连接有缺陷而不 是DUT本身有缺陷。

微电路测试装备的另一个问题是出现在自动测试中，其为可以一分钟 测试100个或更多DUT的单一系统。因为DUT端子与测试装备触点配合 并且与之产生摩擦接触，大量的测试会导致测试装备触点的磨损。这一摩 擦接触常常会锉下DUT端子上的颗粒。这些颗粒则会聚积在测试装备触点 上。DUT封装还会将来自DUT生产工艺中的油或脱模材料之类的污物带 到测试装备触点上或测试装备的其它元件上。

这些颗粒和其它污物最后会形成对测试中的DUT端子和测试设备触点 之间的电连接的干扰，从而错误地将该DUT鉴别为有缺陷的。这些颗粒也 会在相邻的测试设备触点之间形成泄漏通道(leakage path)，也会导致错 误地将该DUT鉴别为有缺陷的。

一种通常在安装前进行测试的特定类型的微电路在该微电路封装的平 坦底面上具有较大的、位于中心的接地(CG)端子。微电路信号及供电(S&P) 端子以预设阵列围绕在该CG端子周围。带有这一设置形态端子的微电路 封装称为CG封装。

图1A及图1B显示了目前的现有技术中、由壳体15和相关结构共同 构成的、用于对设置成CG封装形态的DUT进行测试的系统一部分。在完 整的测试系统中，壳体15安装在对准板和负载板(均未在图1A和图1B 中示出)之间。壳体15由绝缘材料制造。该对准板、负载板以及壳体15 在微电路测试技术中是为人所熟知的。

完整的测试系统包括带有孔的对准板，其孔壁将DUT相对于测试触点 (未示出)在X及Y轴方向精确地定位，该测试触点保持在插槽21阵列中。 该对准板孔形成测试井或腔的壁，测试过程中由装载设备或处理设备将 DUT放置于该测试井或腔中。一般，该插槽21阵列包括四个象限，各象限 分别位于靠近沿Z轴的对准板孔的四个壁或边中的一个。

壳体15具有面29、容置如图1b所示的CG端子插入件25的孔28。 插入件25具有CG测试触点13，其从插入件25的顶面16突出并处于该顶 面16的中心。测试触点13与接触件25的本体形成电连接。测试触点13 以沿相对于插入件25的Z轴具有弹性的方式安装在插入件25中。固定及 刚性的保持凸块从孔28的壁延伸出来，并伸入插入件25的凹槽31中以将 插入件25保持在孔28中。