[发明专利]错误更正电路与方法

说明书

技术领域

本发明涉及一种错误更正电路与方法，其应用于显示端口接口的接收端，以提高输入数据的可靠度。

背景技术

显示端口接口(DisplayPort)是由视频电子标准协会(video electronicsstandard association，VESA)所推广的新一代数字高速影音传输接口，包含一条主链路(main link)、一条辅助通道(auxiliary channel)以及一条热插拔检测(hot plug detect，HPD)信号线。主链路是一个高频宽、低延迟、单向的等时性(isochronous)串流传输接口，由1至4条数据传输通道(lane)所组成，以提供数字视频与音频同时串流传输的功能，每一条数据传输通道支持二种通道传输率(link rate)F_link：1.6或2.7Gbps，因此显示端口接口最多可达10.8Gbps的传输速率。

显示端口的发送端(transmitter)利用类似于快捷外围控制器接口(peripheral controller interface express，PCI-EXPRES S)的方式，将影像和声音的数据加载在高速的通道传输时钟(具有上述的通道传输率F_link)上，且利用美国国家标准局(American National Standards Institute，ANSI)8B/10B编码器(encoder)将原始的8比特(bit)数据信号以及控制信号编码为10比特直流平衡(dc-balanced)信号。逆向地，显示端口的接收端利用解码器以还原8比特数据信号和控制信号，但是，在通道品质不佳的情况下，可能导致接收到的信号有误(例如0变成1，或1变成0)，而无法在解码阶段找到正确的对应原始值，因而有可能让后面的数据信号无法正确被判读。

图1是在主链路上传输的主视频数据流封包(main video stream datapacking)的一个例子。参考图1，主链路100包含4条数据传输通道L₀～L₃，在每一条数据传输通道中，每一空白结束(blanking end)信号BE之后都是一个视频数据区的开始，而视频数据区结束之后再紧接着空白起始(blanking start)信号BS。至于在空白起始信号BS与空白结束信号BE之间则填入VB-ID信号、视频时间戳(time stamp)M_vid 7:0、音频时间戳M_aud 7:0、甚至是音频数据。如果错误发生在视频数据区，可能会导致画面有错误的像素(pixel)值产生。甚至，当错误发生在空白起始信号BS、空白结束信号BE、或VB-ID信号等控制信号时，将可能导致接收端无法正确地形成水平同步信号(horizontal synchronization)、或垂直同步信号(verticalsynchronization)等重要的影像控制信号。为解决上述问题，因此提出本发明。

发明内容

有鉴于上述问题，本发明目的之一是提供一种错误更正电路，利用ANSI10B/8B解码器在解码过程中发生解码错误时，主动去调整物理层(physical layer，PHY)的设定以及利用数字逻辑方式做数据更正处理，以提高输入数据的可靠度。

为实现上述目的，本发明的错误更正电路被应用在一数字视频接口的接收端，用来在解码阶段进行错误更正处理，包含：至少一组转换电路以及一微处理器。每一组转换电路包含：一均衡器，接收一差分信号，用以放大该差分信号并产生一放大信号；一时钟追踪式数据恢复电路，接收该放大信号，用以产生一恢复数据；一串行至并行转换器，接收该恢复数据，用以执行串行至并行转换，并产生一并行数据；以及一解码器，接收该并行数据，用以产生一解码数据、一解码控制信号以及一解码错误信号的至少其中之一。微处理器则接收该解码错误信号，在一段预设时间内，若该解码错误信号的解码错误数目大于一临界值时，调整该均衡器以及该时钟追踪式数据恢复电路的至少其中之一。

本发明另一个目的是提供一种错误更正方法，应用在一数字视频接口的接收端，用来在解码阶段进行错误更正处理，该方法包含以下步骤：一判断步骤，在一段预设时间内，判断一解码错误信号的解码错误数目是否大于一临界值；以及一调整步骤，当该解码错误的数目大于一临界值时，调整一设定值，以设定一物理层。