[发明专利]时间数字转换电路及其相关方法

说明书

技术领域

本发明是有关于时间数字转换电路，特别有关于使用延迟电路以产生周期性延迟信号的时间数字转换电路。

背景技术

一般而言，时间数字转换电路(Time to Digital Converting，TDC)是用以测量信号的延迟程度，以将信号的延迟程度转换成实际的延迟级的延迟量，也就是将信号的延迟程度以确切数目的延迟级表示。旧有的作法为，分别将第一信号和第二信号送入第一延迟电路和第二延迟电路，其中第一信号(通常为待测信号)送入的时间较第二信号(通常为已知的参考信号)早，但第一延迟电路的延迟级的延迟量较第二延迟电路的延迟级的延迟量较大。因此，第二信号会慢慢追上第一信号。而当第二信号追上第一信号时，便可计算两信号分别经过的延迟级数量，并计算两延迟级群组的差异总量，便可计算出第一信号的延迟程度。常见的作法为，先以其它机制算出延迟量较大的延迟级ts与延迟量较小的延迟级tf的差(t_s-t_f)，再将待测信号的延迟情况以N(t_s-t_f)表示。由于此类型时间数字转换电路的结构和操作方式，以及如何计算出为本领域技术人员所知悉，故在此不再赘述。

然而，这样的作法，往往须使用整条的延迟电路，因此电路会具有较大的面积。

发明内容

因此，本发明的一目的为提供一种时间数字转换电路及其相关方法，其将原本的延迟电路换成周期性延迟电路，以节省电路面积。

本发明的实施例揭露了一种时间数字转换电路，包含：第一延迟电路，具有至少一第一延迟级，用以延迟第一输入信号以产生第一输出信号；第二延迟电路，具有至少一第二延迟级，用以延迟第二输入信号以产生第二输出信号；第一计数器，耦接该第一延迟电路，用以计数该第一输出信号以产生第一计数值；第二计数器，耦接该第二延迟电路，用以计数该第二输出信号以产生第二计数值；以及比较器，耦接该第一计数器与该第二计数器，用以比较该第一计数值与该第二计数值以产生比较结果信号；其中该第一延迟级比该第二延迟级具有较大的延迟量，且该第一计数器较该第二计数器较早开始计数，而当该第二计数值落于包含该第一计数值的预定范围内时，该比较器输出该比较结果信号。

本发明的实施例亦揭露一种时间数字转换方法，包含：使用至少一第一延迟级延迟第一输入信号以产生第一输出信号；使用至少一第二延迟级延迟第二输入信号以产生第二输出信号；计数该第一输出信号以产生第一计数值；计数该第二输出信号以产生第二计数值；以及比较该第一计数值与该第二计数值以产生比较结果信号；其中该第一延迟级比该第二延迟级具有较大的延迟量，且该第一计数值较该第二计数值较早开始被计数，而当该第二计数值落于包含该第一计数值的预定范围内时，输出该比较结果信号。

附图说明

图1绘示了根据本发明的第一实施例的时间数字转换电路。

图2绘示了根据本发明的第二实施例的时间数字转换电路。

[主要元件标号说明]

100、200      时间数字转换电路

101           第一延迟电路

103           第二延迟电路

105           第一计数器

107           第二计数器

109           比较器

111           AND门

113           OR门

115、117、119 第一延迟级

121           AND门

123           OR门

125、127、129 第二延迟级

201           控制电路

具体实施方式

在说明书及上述的申请专利范围当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及上述的申请专利范围并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及上述的请求项当中所提及的「包含」为开放式的用语，故应解释成「包含但不限定于」。以外，「耦接」一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其它装置或连接手段间接地电气连接至该第二装置。