[发明专利]时钟数据恢复电路、压控振荡器与相位选择器

说明书

技术领域

本发明是有关于时钟数据恢复电路、压控振荡器与相位选择器，且特别是有关于具有电感电容闸门式压控振荡器(LC gated VCO)的时钟数据恢复电路。 

背景技术

一些数字数据流，特别是高速串行数据流，例如来自光驱的磁头(magnetichead)的原始数据流，传输时没有伴随时钟(accompanying clock)。接收机自接近的参考时钟频率产生时钟，接着，通过锁相环，根据数据流的转变进行相位校准(phase-align)。上述过程一般被称为时钟与数据恢复(Clock and DataRecovery，CDR)。 

在光学的点对多点(point-to-multipoint)通讯系统中，每秒几千兆比特(multi-Gb/s)丛发(burst)模式的时钟与数据恢复电路起着重要的作用。对于被动光学网络(Passive Optical Network，PON)应用，每一异步封包需要在几十比特时间内，被正确地接收。现有技术的基于锁相环的时钟与数据恢复电路需要长的稳定时间(settling time)，这是通讯系统设计者不希望的。因此，通讯系统设计者亟需高速的互补型金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor，CMOS)时钟与数据恢复电路。 

发明内容

为解决上述时钟与数据恢复(Clock and Data Recovery，CDR)电路稳定时间长的问题，本发明提出一种时钟数据恢复电路、电感电容闸门式压控振荡器与相位选择器，可以提高时钟与数据恢复电路的操作速度，从而缩短电路的稳定时间。 

根据本发明一实施方式，揭露了一种时钟数据恢复电路，包含传输线、锁相环、第二压控振荡器、相位选择器与D触发器。传输线接收输入信号。锁相环接收参考时钟以及经由传输线接收输入信号，并且产生第一时钟信号，其中锁相环包含由来自锁相环的内部节点的控制电压控制的第一压控振荡器。第二压控振荡器耦接锁相环，接收输入信号与来自内部节点的控制电压，并且产生第二时钟信号。相位选择器，接收来自第二压控振荡器的第二时钟信号以及经由传输线接收输入信号，并且产生时钟输出信号。D触发器，接收时钟输出信号以及经由传输线接收输入信号，并且产生数据输出信号，其中，所述的第一压控振荡器和所述的第二压控振荡器为电感电容闸门式压控振荡器。 

根据本发明又一实施方式，揭露了一种电感电容闸门式压控振荡器，包含两个电感电容延迟级与数据触发多工器。数据触发多工器耦接电感电容延迟级，并且提供差动时钟信号，其中，根据输入信号，数据触发多工器与电感电容延迟级其中之一共同形成振荡器。 

根据本发明又一实施方式，揭露了一种相位选择器，包含延迟器、电流模式D触发器与多工器。延迟器接收时钟信号，延迟器包含电感电容延迟级。电流模式D触发器，接收数据输入信号，以及接收经由延迟器延迟后的时钟信号。多工器，耦接电流模式D触发器，接收时钟信号与反相时钟信号，并且根据电流模式D触发器的输出信号，选择时钟信号与反相时钟信号其中之一，作为输出时钟信号。 

上述时钟数据恢复电路、电感电容闸门式压控振荡器与相位选择器根据输入信号，通过压控振荡器产生的时钟信号来产生输出信号，从而达到了时钟数据恢复电路的稳定时间缩短的效果。 

附图说明

图1A为根据本发明一实施方式的时钟数据恢复电路的方块图。 

图1B为图1A中输入匹配电路111一种实施方式的电路图。 

图2A为图1A中电感电容闸门式压控振荡器的方块图。 

图2B、图2C分别为当输入信号D_in为高准位与低准位时，图2A中电感电容闸门式压控振荡器的运作示意图。 

图3A为图2A中数据触发多工器230的实施方式的电路图。 

图3B为当输入信号D_in为高准位时，数据触发多工器230的等效电路图。 

图3C为图2A中电感电容延迟级210/220一种实施方式的电路图。 

图4A为图1A中相位选择器140的一种实施方式的方块图。 

图4B与图4C为图4A中相位选择器140的输入信号与输出信号的波形示意图。 

具体实施方式