[发明专利]存储器模块及其写入及读取方法

说明书

技术领域

本发明是有关于一种存储器模块及其写入及读取方法，且特别是 有关于一种可以节省硬件架构的存储器模块及其写入及读取方法。

背景技术

存储器是应用于现今的多种数据储存的用途。其中，确保储存于 存储器中的数据的完整性是存储器设计上很重要的一环，传统上通常 使用错误校正码(Error Correction Code，ECC)来达成此项要求。然而， 由于存储器的容量越来越大，传统用以检测并校正1位错误的错误校 正码，例如汉明码，已经不敷使用，而被可以检测并校正多位错误的 错误校正码所取代。  目前最常使用的错误校正码之一是 Reed-Solomon(RS)码。

RS码是一种(N，K)区块码(block code)。亦即是，当输入K个符元 (symbol)的数据时，此K个符元的数据会被编码成一包括N个符元的 字码(codeword)。其中，N个符元会包括2T＝N-K个符元的同位码 (parity code)，且此些符元均属于一有限域体(finite field)GF(2^m)，且每 一个符元均具有m个位。

请参照图1，其绘示乃传统存储器模块的一例的示意图。存储器模 块100包括输入缓冲器(input buffer)110、分页缓冲器(page buffer)120、 RS码编码器130以及存储单元阵列140。接下来以存储器模块100接 收一笔2^m＝512字节的数据为例做说明，其中m＝9，然并不限于此。 此笔数据会先暂存于输入缓冲器110。若存储器模块100包括64个感 测放大器(sense amplifier)，则此笔2⁹字节的数据会以一次64个位的形 式被暂存于分页缓冲器120中。亦即，此笔2⁹字节的数据会被暂存为 64个字组(character)，每一个字组包括64个位。

另外，考虑到2⁹字节的数据及其欲附加的错误校正码，故对2⁹字 节的数据进行RS码算法时，必须进行RS码间的域体(field)转换，亦 即由有限域体GF(2⁹)转换到有限域体GF(2¹⁰)进行RS码算法。故RS 码编码器130对应于有限域体GF(2¹⁰)。RS码编码器130依据RS码算 法，将2⁹字节的数据编码成520个符元，每一个符元包括10个位。此 520个符元包括一同位码，同位码包括8个符元。接着，同位码亦以一 次64个位的形式(不足的位补”0”)，与暂存于分页缓冲器120中的64 个字组被写入存储单元阵列140。

承续图1，请参照图2，其绘示乃传统存储器模块的另一例的示意 图。存储器模块200包括存储单元阵列210、分页缓冲器220、RS码 译码器230、互斥或门(exclusive or gate)240以及输出缓冲器(output buffer)250。若存储器模块200具有64个感测放大器，现从存储单元阵 列210输出66个字组，66个字组包括64个字组的数据及2个字组的 同位码，每一个字组包括64个位。64个字组的数据被暂存于分页缓冲 器220，然后以512字节的形式输出至互斥或门240。

存储单元阵列210输出的66个字组，去掉写入时所补的”0”，以 522字节的形式传送至RS码译码器230。相对应于图1中的RS码编 码器130，RS码译码器230亦对应于有限域体GF(2¹⁰)。RS码译码器 230接收522字节之后，依据RS码算法而得到一笔512字节的错误校 正码，此笔512字节的错误校正码被输出至互斥或门240。互斥或门 240将512字节的数据及512字节的错误校正码中相对应的位进行互斥 或的运算，而得到一笔校正后的512字节的数据。输出缓冲器250暂 存并输出此笔校正后的512字节的数据。

上述的存储器模块100及存储器模块200中，由于在实现RS码算 法时，需要进行RS码间的域体转换，且是朝更高阶的域体转换，例如 由有限域体GF(2⁹)转换成有限域体GF(2¹⁰)，故其所使用的RS码编码 器/RS码译码器内部的电路元件(如乘法器或除法器)会变多，RS码编 码器/RS码译码器的面积上升，导致整体硬件成本增加。

发明内容