[发明专利]嵌入式动态随机存取存储器装置及其接触插塞的形成方法

说明书

技术领域

本发明涉及一种形成接触插塞的形成方法，以提供嵌入式动态随机存取存储器(Embedded Dynamic Random Access Memory；eDRAM)的应用，特别涉及一种形成钨接触插塞的制造方法，以消除钨材料缝隙(seam)的问题。

背景技术

随着半导体制造程序的持续发展，使得半导体装置具有较细微的图案和/或较高的集成度(integration)。在半导体装置内的各种图案之间，通常使用接触结构以提供电路装置和/或内连接层之间的电接触。传统的接触结构可包括形成一接触孔(contact hole)于层间介电层内，随后再填入一导电材料于此接触孔中，例如钨材料。然而，当接触窗(contact)的深宽比(aspect ratio)持续增加时，金属填充制造工艺上会遭遇到困难。一般形成金属钨接触插塞的方法包括：以等离子体蚀刻一开口、光刻胶剥除及清洗、以物理气相沉积(PVD)制造工艺沉积黏着层和阻障金属以及通过等离子体辅助化学气相沉积(PEVCD)制造工艺沉积钨材料。当钨填入插塞后，在此钨插塞中常可观察到孔洞(voids；也称为钨缝隙(tungsten seams))。此钨缝隙通常会在随后的移除制造工艺中暴露出来。进一步来说，由于此钨缝隙暴露于移除制造工艺中，因此在特定的移除制造工艺条件下会使得钨缝隙的尺寸增加。此增大的钨缝隙常会产生一难以被后续的金属覆盖的形貌(topology)，而造成电子装置退化(degradation)，且此电子装置的退化现象在金属-绝缘层-金属(metal-insulator-metal，MIM)的电容结构及金属-绝缘层-硅(metal-insulator-silicon，MIS)的电容结构中会造成特别明显的漏电流(leakage)。对于嵌入式动态随机存取存储器(eDRAM)的应用而言，钨缝隙会强烈的影响故障的位数(failure bit count)。虽然在皇冠型(crown-shaped)电容中使用较薄的高介电常数(high-k)材料，例如氧化铝(Al₂O₃)，也可改善90纳米制造工艺的嵌入式动态随机存取存储器(eDRAM)的成品率，但仍需要开发一种可完全消除钨缝隙的钨插塞的制造方法。

发明内容

本发明提供一种嵌入式动态随机存取存储器(eDRAM)装置的接触插塞的形成方法，包括：形成一介电层于一半导体基底上；形成一接触孔于该介电层中，以暴露出一部分的该半导体基底；沉积一钨材料层于该介电层上以填入该接触孔，其中形成一钨缝隙于该接触孔内的钨材料层中；实施一干式蚀刻制造工艺以移除该介电层的上表面的钨材料层，且凹陷该钨材料层于该接触孔中，以于该介电层的上表面下方，形成具一深度的凹陷区，因而形成一凹陷的钨插塞于该接触孔内；沉积一导电层于该介电层和该凹陷的钨插塞上，以填入该凹陷区；及移除该介电层的上表面的该导电层，以形成一导电插塞于该接触孔内的凹陷的钨插塞上。

上述的嵌入式动态随机存取存储器装置的接触插塞的形成方法，其中优选地，该导电层包含钨，该导电插塞包含钼、氮化钛、铜或其组合的材料。

该凹陷的直径约为0.1μm至1.5μm。

该导电插塞密封该钨缝隙于该凹陷的钨插塞中。

该介电层的厚度介于4000至5000之间。

该干式蚀刻制造工艺使用氟化硫、氮及氯作为蚀刻剂，以移除该接触孔内的该钨材料层。

本发明还提供一种嵌入式动态随机存取存储器(eDRAM)装置，包括：一半导体基底，该半导体基底包含一形成于其上的介电层，其中该介电层具有一接触孔，且从该接触孔中暴露出一部分的该半导体基底；一钨插塞，该钨插塞填入该接触孔较低的部分，且该钨插塞具有一钨缝隙于其中；及一导电插塞，该导电插塞沉积于该钨插塞上，且填入该接触孔较高的部分，其中该导电插塞与该介电层的顶部等高。

上述的嵌入式动态随机存取存储器装置，其中优选地，该导电层包含钨，该导电插塞包含钼、氮化钛、铜或其组合的材料。

该导电插塞的直径为0.1μm至1.5μm。

该导电插塞密封该钨缝隙于该钨插塞中。

该介电层的厚度介于4000至5000之间。

本发明提供的嵌入式动态随机存取存储器装置及其接触插塞的形成方法，可以消除钨材料缝隙的问题，可降低故障的位数，从而改善装置的成品率，以提供eDRAM产品的相关应用所需。

附图说明

图1至图7为一系列的按照本发明实施例所制造的钨插塞结构的剖面图。

其中，附图标记说明如下：