[发明专利]挠性基板用导体及其制造方法以及挠性基板

说明书

技术领域

本发明涉及一种关联配线用导体及终端连接部、特别是涉及电子设备上使 用的挠性扁平电缆(FFC)、挠性印刷配线板(FPC)等的挠性基板上使用的导 体及其制造方法以及挠性基板。

背景技术

以往为了防止配线材料的氧化，在配线材料特别是在铜或铜合金的表面要 施加Sn、Ag、Au或Ni的镀层。

例如，如图2所示，在连接器11与挠性扁平电缆(以下称FFC)13的终 端连接部，在连接器(连接部件)11的插头(金属端子)12和FFC13的导体 14的表面等施加镀层。特别是由于Sn的成本低廉，由于柔软而在嵌合的压力 下容易变形，接触面积增加，可将接触电阻降低至很低，所以，一般广泛使用 在配线材料的表面施加了Sn镀层的材料。

作为该Sn镀层用合金，以往使用耐晶须性良好的Sn-Pb合金，但近年来， 从配合环境方面的对策的观点出发，追求使用无Pb材料(非铅材料)、非卤素 材料，对配线材料上使用的各种材料也追求无Pb化、非卤素化。

专利文献1：特开2006-111898号公报

专利文献2：特开2005-216749号公报

专利文献3：特开2005-206869号公报

专利文献4：特开2006-45665号公报

非专利文献1：JEITA完成无铅化紧急提议报告会资料(2005.2.17)

非专利文献2：JEITA无铅焊实用化研究2005年成果报告书(2005.6)

发明内容

但是，随着Sn镀层的无Pb化，特别是在Sn或Sn系合金镀层上，如图3 所示，产生的问题是会在镀层上产生Sn的针状结晶即晶须21，由于晶须21 而发生邻接配线间的短路事故。

为了缓和被认为是晶须的发生原因之一的Sn镀层中的应力，能够通过将 电镀了的Sn进行回流处理，来减少晶须的发生。但是，并不准确地知晓该晶 须抑制的机理。另外，在施加了与连接器的嵌合等新的外部应力时，即便实施 回流处理，也不能抑制晶须的产生。而且有报告说，虽然通过Bi或Ag等的 合金电镀层或合金化学镀层能够抑制晶须，但通过回流处理，反而会比纯Sn 时产生更多晶须。

在电子零件上，为了零件安装必须进行回流处理，在这些合金镀层上也有 问题。

目前作为有效的对策，公开了施加1μm以下的薄Sn镀层的方法，但特别 是在高温放置时，有接触电阻比以往增大的问题。

本发明是考虑了以上的情况而推出的，其目的在于提供一种挠性基板用导 体即其制造方法以及挠性基板，特别是在施加了与连接器的嵌合等大的外部应 力的环境下，在导体周围的Sn镀层膜表面或焊锡上产生晶须的可能性小、或 几乎不产生，在高温放置环境下，也不会发生接触电阻增大。

为了实现上述目的，技术方案1的发明涉及一种挠性基板用导体，该导体 配设在挠性扁平电缆或挠性印刷电路板内部，其特征在于：在由Cu或Cu合 金构成的导体的表面形成Sn或Sn合金镀膜，该镀膜的表面氧化膜由Sn以外 的元素的氧化物构成或由Sn氧化物与Sn以外的元素的氧化物的混合氧化物 来构成。

技术方案2的发明是根据技术方案1所述的挠性基板用导体，上述Sn以 外的元素为氧化倾向高于Sn的元素。在此，氧化倾向高的元素是表示该氧化 物标准生成自由能的值小于Sn(在负值上绝对值大)的元素，例如Zn、P、 Al、Ti等。

技术方案3的发明是根据技术方案1或2所述的挠性基板用导体，上述 Sn以外的元素是选自Zn、P、Al、Ti中的至少一种以上的元素。

技术方案4的发明是根据技术方案1至3所述的挠性基板用导体，上述由 Sn以外的元素的氧化物或Sn氧化物与Sn以外的元素的氧化物的混合氧化物 所产生的表面氧化膜厚度为5nm以下。

技术方案5的发明涉及一种挠性基板用导体的制造方法，该导体配设在挠 性扁平电缆或挠性印刷电路板内部，其特征在于：在由Cu或Cu合金构成的 导体的表面形成Sn或Sn合金镀膜，并在其表面形成选自Zn、P的至少一种 以上的元素的镀膜，其后，通过回流处理，使得表面氧化膜由这些选择的元素 的氧化物构成或由Sn氧化物与这些选择的元素的氧化物的混合氧化物构成。