[发明专利]金属氧化物半导体元件及其制造方法

说明书

技术领域

本发明涉及一种金属氧化物半导体元件及其制造方法，尤指具稳压及静 电放电防护的金属氧化物半导体场效晶体管元件及其制造方法。

背景技术

随着半导体技术不断发展与进步，互补式金属氧化物半导体晶体管元件 尺寸也由原本次微米正式进入深次微米时代。因此如何将一芯片的尺寸缩 小，又不失其功能，甚至增加其功能，一直都是半导体技术发展的目标。一 般在一输入/输出焊垫(I/O Pad)中，为了防止静电放电(Electro Static Discharge，ESD)的损害，常用许多的虚设的N型金属氧化物半导体场效晶 体管(dummy NMOSFET)或虚设的P型金属氧化物半导体场效晶体管 (dummy PMOSFET)以增加N型金属氧化物半导体场效晶体管(NMOSFET) 和P型金属氧化物半导体场效晶体管(PMOSFET)的总宽度，并作为静电放电 防护装置，但是由于芯片在运作时，虚设的金属氧化物半导体场效晶体管并 没有运作，所以虚设的金属氧化物半导体场效晶体管基本上都是关闭，即是 当为N型时，栅极连接于一接地端；当为P型时，栅极连接于一电源端。

请参阅图1，其为已知技术的静电放电防护的N型金属氧化物半导体场 效晶体管的结构示意图，如图所示，为一N型金属氧化物半导体场效晶体管， 其包括一P型基底1’(P-type substrate)，并在P型基底1’的一侧设置一P型 掺杂区14’作为接地之用，一第一N型掺杂区10’作为一漏极并连接于一输 入/输出焊垫4’(I/O Pad)及一第二N型掺杂区12’作为一源极，且连接于一接 地端(Ground)，第一N型掺杂区10’及第二N型掺杂区12’之间的上方设置 一栅极氧化层2’作为保护层，并在栅极氧化层2’的上方设置一多晶硅层3’， 以作为一栅极，由于芯片运作时，N型金属氧化物半导体场效晶体管都为关 闭的状态，所以栅极连接于接地端，当静电产生时，会经由第二N型掺杂区 12’及P型基底1’所形成的PN结放电，同时亦会经由第二N型掺杂区12’、 P型基底1’及第一N型掺杂区10’所形成NPN双载流子晶体管(Bipolar Transistor)的效应，因静电所产生的电流导引于该接地端，故达到静电放电 防护。另外在一电源焊垫(VDD Pad)中内部的N型金属氧化物半导体场效晶 体管在芯片正常运作时，也都是关闭的状态。

惟查，在半导体元件结构对于静电放电(ESD)防护的效果不错，但由于 在芯片正常运作时，N型金属氧化物半导体场效晶体管都是关闭状态，如此 无法充分利用N型金属氧化物半导体场效晶体管，实为可惜，且一般若希望 增加电源端与该接地端间的一稳压电容，则必须另外制作电容，如此又需耗 费额外空间，影响该芯片的尺寸，并增加其成本。

因此，如何针对上述问题而提出一种新颖的具稳压及静电放电防护的半 导体元件结构，不仅具静电放电防护的效果，又有稳压的效能，并节省芯片 尺寸与降低成本，可解决上述的问题。

发明内容

本发明的目的之一在于芯片操作时，通过一静电放电防护的金属氧化物 半导体场效晶体管的一导体层与一第一N型掺杂区及一第二N型掺杂区所 形成一栅极电容，作为一电源端与一接地端间的一稳压电容，以达到更有效 率利用的目的。

本发明的目的之一在于通过一虚设的金属氧化物半导体场效晶体管作 为电源端与接地端间的一稳压电容，以无需额外制作电容，以节省芯片的尺 寸，进而降低成本。

为达上述的目的，本发明利用一芯片的一虚设的金属氧化物半导体场效 晶体管在该芯片未装设或未运作时，可作为静电放电防护，并在该芯片运作 时，可作为一稳压电容之用，因此可充分地利用金属氧化物半导体场效晶体 管；由于利用金属氧化物半导体场效晶体管作为稳压电容，以无需再额外制 作电容，使节省芯片尺寸，进而降低成本。

附图说明

图1为已知技术的静电放电防护的N型金属氧化物半导体场效晶体管的 结构剖面图；

图2A为本发明的一优选实施例的具稳压及静电放电防护的金属氧化物 半导体场效晶体管的结构剖面图；

图2B为本发明的一优选实施例的一第二N型掺杂区与一第三N型掺杂 区由静电穿透为一第四N型掺杂区的金属氧化物半导体场效晶体管的结构 剖面图；以及

图3为本发明的另一实施例的一具稳压及静电放电的金属氧化物半导体 场效晶体管制造方法的流程图。

附图标记说明