[发明专利]可配置微处理器和将多个小核组合为单微处理器核的方法

权利要求书

1.一种用于将多个小核组合为单微处理器核的计算机实现方法，该计算机实现方法包括：

在多个小核中选择两个或更多个小核；

组合所述两个或更多个小核的资源，以形成组合资源，其中每个组合资源包括更大量的、每个单独的小核可利用的资源；以及

通过将所述组合资源分配给单微处理器核来从所述两个或更多个小核形成所述单微处理器核，其中所述组合资源专用于所述单微处理器核，并且其中所述单微处理器核利用所述组合资源来处理指令。

2.如权利要求1所述的计算机实现方法，其中，在微处理器软件设置用来组合所述两个或更多个小核的位时执行所述组合步骤。

3.如权利要求1所述的计算机实现方法，其中，所述两个或更多个小核的所述资源包括结构性资源和非结构性资源。

4.如权利要求3所述的计算机实现方法，其中，所述结构性资源包括数据高速缓存、指令高速缓存和指令缓冲器。

5.如权利要求3所述的计算机实现方法，其中，所述非结构性资源包括重命名资源、指令队列、加载/存储队列、链接/计数堆栈和完成表。

6.如权利要求1所述的计算机实现方法，还包括：

响应于所述单微处理器核接收到专用于所述单微处理器核的组合指令高速缓存中的指令，将所述指令提供给所述单微处理器核中的组合指令缓冲器；

将所述指令从所述组合指令缓冲器分派给所述单微处理器核中的执行单元；

执行所述指令；以及

完成所述指令。

7.如权利要求6所述的计算机实现方法，其中，将偶指令从所述组合指令高速缓存中的第一小核分区提供给所述组合指令缓冲器并分派给先前专用于所述第一小核分区的执行单元以供执行，以及其中，将奇指令从所述组合指令高速缓存中的第二小核分区提供给所述组合指令缓冲器并分派给先前专用于所述第二小核分区的执行单元以供执行。

8.如权利要求6所述的计算机实现方法，其中，将指令从所述组合指令高速缓存顺序提供给所述组合指令缓冲器，并分派给所述单微处理器核中的所有执行单元。

9.如权利要求6所述的计算机实现方法，其中，所述执行单元包括加载/存储单元、定点单元、浮点单元和分支单元。

10.如权利要求9所述的计算机实现方法，其中，所述分支单元包括：一个分支单元，其执行分支指令；以及第二分支单元，其处理所述分支指令的替代分支路径以减少分支错误预测的不利结果。

11.如权利要求9所述的计算机实现方法，其中，每个加载/存储单元存取组合数据高速缓存，以获得独立于其它小核的加载/存储数据。

12.如权利要求1所述的计算机实现方法，其中，从所述两个或更多个小核形成所述单微处理器核，以处理高计算强度的工作负载。

13.如权利要求1所述的计算机实现方法，其中，更大量的、每个单独的小核可利用的资源是原始资源量的两倍。

14.一种可配置微处理器，包括：

处理单元，该处理单元包括通过以下而形成的单微处理器核：在多个小核中选择两个或更多个小核，组合所述两个或更多个小核的资源，以形成组合资源，其中每个组合资源包括更大量的、每个单独的小核可利用的资源，以及将所述组合资源分配给所述单微处理器核，其中所述组合资源专用于所述单微处理器核，并且其中所述单微处理器核利用所述组合资源来处理指令。

15.如权利要求14所述的可配置微处理器，其中，在微处理器软件设置用来组合所述两个或更多个小核的位时执行所述组合步骤。

16.如权利要求14所述的可配置微处理器，其中，所述两个或更多个小核的资源包括结构性资源和非结构性资源，其中所述结构性资源包括数据高速缓存、指令高速缓存和指令缓冲器，以及所述非结构性资源包括重命名资源、指令队列、加载/存储队列、链接/计数堆栈和完成表。