[发明专利]放大电路

说明书

技术领域

本发明涉及用于比较器的输入级等的放大电路。

背景技术

分别具有两个输入端子和输出端子的全差动型运算放大器用于比较器的输入级等各种电路。全差动型运算放大器与单端(single end)型相比，抗噪性高，抗时钟馈通(clock feed-through)性也高。全差动型的运算放大器为了使两个系统的输出电压的平均值恒定，大多添加了共模反馈(CMFB)电路。

【专利文献1】特开2005-354172号公报

但是，若使用CMFB电路，则需要考虑反馈环路的延迟。因此，尤其是在开环中使用运算放大器时，该延迟是妨碍高速化的原因之一。

发明内容

本发明鉴于这种状况而作出的，其目的是提供一种使输出共模电压稳定，同时可进行高速动作的放大电路。

为了解决上述问题，本发明的某一方式的放大电路，包括：运算放大器，其具有差动输入端子；取样电容，分别与差动输入端子相连，并对输入信号进行取样；和调整电容，其在取样电容的一端上与取样电容并联连接，并对向运算放大器输入的差动输入电压的共模电压进行调整。

根据该方式，通过调整输入信号的共模电压，可以使输出共模电压稳定。另外，由于不使用共模反馈系统，所以不会有因该系统引起的延迟，可以进行高速动作。

调整电容可以包含源极端子和漏极端子与连接运算放大器和取样电容的路径相连的MOS开关的栅极-沟道间电容。MOS开关可以是CMOS开关，也可以是N沟道MOS开关，也可以是P沟道MOS开关。

MOS开关在该放大电路的放大期间接通而产生栅极-沟道间电容，在该放大电路的取样期间断开而使栅极-沟道间电容消除。由此，可以通过栅极-沟道间电容的产生和消除，抑制与运算放大器对应的差动输入电压的共模电压的改变。

也可进一步具有短路开关，使运算放大器的输出端子和输入端子短路；MOS开关通过使短路开关断开，从而利用栅极-沟道间电容来抵消向路径释放的电荷，同时调整所述路径的电位。利用栅极-沟道间电容来进行抵消的电荷可以是从短路开关释放的电荷的全部或一部分。由此，还可将为降低短路开关的噪声而设置的MOS开关用于共模电压的改变的抑制。

调整电容的一端可以与连接运算放大器和取样电容的路径相连，可以在本放大电路的放大期间和取样期间向所述调整电容的另一端输入不同的电压。由此，可以使上述路径的电位稳定。

取样电容可以在放大期间被输入参考电压。可以对调整电容的另一端在放大期间输入输入信号，在取样期间输入参考电压。由此，向参考电容和调整电容输入了反相的电压，可以抑制共模电压的改变。

另外，以上构成要素的任意的组合或在方法、装置、系统等之间相互转换本发明的构成要素和表现的情况都作为本发明的形态有效。

附图说明

图1是表示本发明的实施方式1涉及的放大器的结构的电路图；

图2是说明实施方式1涉及的放大电路的动作用的定时图；

图3是表示本发明的实施方式2涉及的放大电路的结构的电路图；

图4是表示本发明的实施方式3涉及的放大电路的结构的电路图；

图5是表示本发明的实施方式4涉及的放大电路的结构的电路图；

图6是说明实施方式4涉及的放大电路的动作用的定时图；

图7是表示本发明的实施方式5涉及的放大电路的结构的电路图；

图8是表示本发明的实施方式6涉及的放大电路的结构的电路图；

图9是表示本发明的实施方式7涉及的放大电路的结构的电路图；

图10是说明实施方式7涉及的放大电路的动作用的定时图。

图中：C1-第一取样电容，C2-第二取样电容，C3-第一调整电容，C4-第二调整电容，C5-第三调整电容，C6-第四调整电容，OP-运算放大器，10-第一虚拟开关，11-第三虚拟开关，12-第二虚拟开关，13-第四虚拟开关，14-第一短路开关，16-第二短路开关，100-放大电路。

具体实施方式

下面，以最佳实施方式为基础并参考附图来说明本发明。设对各附图所示的相同或类似的构成元素、部件、处理添加同一附图标记，并适当省略重复的说明。实施方式不限定发明，仅是示例，实施方式中描述的所有特征及其组合不见得必然是本发明的本质。