[发明专利]一种用以储存目标地址的分支目标缓冲器系统及方法

权利要求书

1.一种用以储存目标地址的分支目标缓冲方法，应用在16位元、32位元、64位元或更多位元的处理器架构，其特征在于，包含以下步骤：

判别、设定分支指令地址与目标地址的相同的地址栏位部分；

在查找分支目标缓冲器时，通过判断出的进位位元值、以及减/加位元值，使指令地址加1单元对所送达的目标地址的变动范围以上的部分执行加1的运算，或，使指令地址减1单元对所送达的目标地址的变动范围以上的部分执行减1的运算，又或者，指令地址加1单元、以及指令地址减1单元无须执行任何运算，视进位位元值、以及减/加位元值而定，指令地址加1单元或指令地址减1单元，对目标地址的变动范围以上的部分执行加1或减1的运算后，将所运算的结果输回至分支目标缓冲器；以及

分支目标缓冲器将分支指令地址与目标地址的相同部分、以及经运算后的目标地址的变动范围以上的部分予以组合成目标地址并予以输出；

所述目标地址的变动范围为：目标地址中位于位元组偏移量以上的位元，其位元个数等于指令集的分支指令格式中的偏移量的栏位位元个数减去符号位元；

其中，在进位位元值为1且减/加位元值为1时，指令地址加1单元对所送达的目标地址的变动范围以上的部分执行加1的运算；在进位位元值为1且减/加位元值为0时，使指令地址减1单元对所送达的目标地址的变动范围以上的部分执行减1的运算；在进位位元值为0时，指令地址加1单元、以及指令地址减1单元无须执行任何运算。

2.如权利要求1所述用以储存目标地址的分支目标缓冲方法，其特征在于，目标地址的变动范围以上的部分为自0位元开始的32位元指令地址的第17位元至第31位元。

3.如权利要求1所述用以储存目标地址的分支目标缓冲方法，其特征在于，目标地址的变动范围以上的部分为自0位元开始的32位元指令地址的第25位元至第31位元。

4.一种用以储存目标地址的分支目标缓冲器系统，应用于16位元、32位元、64位元或更多位元的处理器架构，其特征在于，包含：

分支目标缓冲器，该分支目标缓冲器用以储存目标地址的变动范围、进位位元、以及减/加位元；所述目标地址的变动范围为：目标地址中位于位元组偏移量以上的位元，其位元个数等于指令集的分支指令格式中的偏移量的栏位位元个数减去符号位元；

指令地址加1单元，在查找分支目标缓冲器时，在进位位元值为1且减/加位元值为1时，指令地址加1单元对所送达的目标地址的变动范围以上的部分执行加1的运算，且将所运算的结果输回至分支目标缓冲器；以及

指令地址减1单元，在查找分支目标缓冲器时，在进位位元值为1且减/加位元值为0时，使指令地址减1单元对所送达的目标地址的变动范围以上的部分执行减1的运算，且将所运算的结果输回至分支目标缓冲器，

或者，在进位位元值为0时，指令地址加1单元、以及指令地址减1单元无须执行任何运算，且将目标地址的变动范围以上的部分输回至分支目标缓冲器；分支目标缓冲器将分支指令地址与目标地址的相同部分、以及经运算后的目标地址的变动范围以上的部分予以组合成目标地址并予以输出。

5.如权利要求4所述用以储存目标地址的分支目标缓冲器系统，其特征在于，目标地址的变动范围以上的部分为自0位元开始的32位元指令地址的第17位元至第31位元。

6.如权利要求4所述用以储存目标地址的分支目标缓冲器系统，其特征在于，目标地址的变动范围以上的部分为自0位元开始的32位元指令地址的第25位元至第31位元。