[发明专利]集成电路布局的检验方法

说明书

技术领域

本发明是有关于一种集成电路布局的检验方法，特别是关于一种设计规则 检查和布局与图式规则检查。

背景技术

随着集成电路技术的发展，计算机辅助设计(CAD)系统尤其是电子设计自 动化(EDA)技术是日益被运用到半导体集成电路的设计中。

在实际生产制造集成电路芯片前，一般会以审查软件进行检查，确认此集 成电路的设计，符合将要用以生产制造此一芯片的工艺的要求与限制，包括确 认此集成电路实体设计的布局相符于其图式的设计，这些都是在实际制造一电 路前非常重要的步骤。有了这些确认的程序，由指定工艺所制造出来的电路特 性才得以保障。

诸如用以生产制造一芯片的工艺的要求与限制，检查集成电路实体设计的 布局是否相符于其图式的设计的方法，一般统称为规则。在实际执行上，这些 规则被称为设计规则检查规则(design rule check rules，DRC rules)及布局与图式 规则(layout versus schematic rules，LVS rules)。

在设计集成电路(IC)的金属导线(特别是电源线时)，若金属导线的宽度骤 减，会在宽度骤减的位置发生烧毁的现象，因此有必要针对此问题在进行设计 规则检查(DRC)时，找出有问题的设计部分，并把其标示出来。

发明内容

根据上述问题，本发明提出一种集成电路布局的检验方法，包括选择一电 路设计布局进行检查，根据一判断规则，判断电路设计布局中的一金属导线的 宽度骤减比例是否低于一警示值。在一实施例中，电路设计布局至少包括一金 属导线，且金属导线包括具有第一宽度的第一部分和具有第二宽度的第二部 分，以一软件计算金属导线的第一部分和第二部分交接处的一四边形，对应于 第一宽度的部分和第二宽度的部分的面积比例，藉由面积比例推算第二宽度和 第一宽度的比例，判断第二宽度和第一宽度的比例是否低于一警示值。

附图说明

图1为本发明一实施例集成电路布局设计的检验方法流程图。

图2为本发明一实施例电路设计布局的平面图，用以辅助说明本发明一实 施例集成电路布局设计的检验方法。

其中，主要附图标记为：

202～金属导线；

204～第一部分；

206～第二部分；

208～四边形；

210～金属导线衔接处。

具体实施方式

以下根据图1详细说明本发明的流程，其中并以图2辅助说明。首先，进 行步骤S102，设定判断规则，用以判断电路设计布局中的宽度骤减比例是否 低于一警示值，以避免在宽度骤减的位置出现烧毁的现象。请同时参照图2， 辅助说明本实施例判断规则的设定，如图所示，本实施例的金属导线202包括 具有第一宽度L₁的第一部分204和具有第二宽度L₂的第二部分206，其中第 一宽度L₁和一第二宽度L₂相差很多。为避免上述第一宽度L₁和第二宽度L₂的部分金属导线衔接处210发生烧毁的问题，本实施例以一例如Mentor Graphics Corp.公司所提供的Calibre进行设计规则检查(DRC)，判断第二宽度 L₂和第一宽度L₁的比例是否低于一警示值。然而，此种设计规则检查程序一 般无法提供线段间的比例，因此，本实施例将设计规则检查程序所取得的第一 宽度L₁和第二宽度L₂分别乘上一固定数值Δw，如图所示可于金属导线衔接 处210定义出一四边形208。第一宽度L₁乘以上述固定数值Δw可得到四边形 208的全部面积a₁+a₂，第二宽度L₂乘上上述固定数值Δw可得到四边形208 的部分面积a₂，根据以下公式：