[发明专利]半导体存储器设备

说明书

技术领域

本发明涉及半导体存储器设备。

背景技术

在提供有SRAM(static random access memory，静态随机访问存储 器)以及类似存储器的半导体存储器设备中，例如，读放大器(sense amplifier)时序信号被生成以放大来自存储单元的读数据，或者数据被写 入以生成写放大器时序信号。

当从上述半导体存储器设备的存储单元中读取数据时，通过位线从存 储单元读取数据所需的时间因位线长度变得更长而被延长。

相比之下，当在存储单元中写入数据时，在存储单元中写入数据所需 的时间由在施加写入数据至位线后在存储单元中完成数据写入所需的时间 来决定。

在上述半导体存储器设备中，从存储单元读取数据所需的时间依照位 线长度而变化。因此，在位线长度相当短的情况中，当在存储单元中写入 数据的时间被设置为等于从存储单元读取数据的时间时，设置足够的写入 时间以在存储单元中写入数据就可能变得不可能了。因此，为了优化地进 行来自存储单元的数据读取或存储单元中的数据写入，数据读取时间或数 据写入时间必须被分别设置。

日本早期公开的专利公开No.2006-4476公开了一种半导体存储器设 备，其具有：第一复制(replica)位线，由与存储单元阵列中的位线的布 线宽度和布线间隔相同的布线组成并且生成读时序信号；以及第二复制位 线，包含与位线的布线宽度和布线间隔相同的布线并且生成写时序信号。

在日本早期公开的专利公开No.2006-4476的半导体存储器设备中， 第一复制位线和第二复制位线分别生成读时序信号和写时序信号并控制读 和写的连续操作时序，并且使能读和写的高速连续操作。

发明内容

根据一个实施例的一个方面，提供了一种半导体存储器设备，其确定 通过读取连接有复制位线和复制字线的复制单元的操作而读取来自存储单 元的数据所需的数据读取时间，所述复制位线具有和连接至所述存储单元 的位线等效的负载，所述半导体存储器设备包含：写控制信号生成单元， 该写控制信号生成单元包括用以接收响应用于驱动所述复制字线的驱动信 号而生成的复制字线激活信号输入的多级耦合的逻辑门，所述写控制信号 生成单元基于所述复制字线激活信号生成写控制信号以确定写入数据至所 述存储单元所需的数据写入时间。

附图说明

图1是根据第一实施例的存储器电路的电路结构图；

图2是提供给根据第一实施例的存储器电路的写控制信号生成电路的 电路结构图；

图3是示出根据第一实施例的存储器电路的操作的时序图；

图4是示出数据读取时间和数据写入时间关于位线长度而变化的图； 以及

图5是提供给根据第二实施例的存储器电路的写控制信号生成电路的 电路结构。

具体实施方式

半导体存储器设备除了生成读时序信号的第一复制位线以外，还包括 生成写时序信号的第二复制位线以设置数据写入时间。这使得在半导体存 储器设备中除了保证设置第一复制位线的面积以外还必须保证设置第二复 制位线的面积，这不利地增加了半导体存储器设备的面积。

本发明意图提供能够在即使位线长度短的情况中也保证在存储单元中 写入数据所需的足够时间并且减小面积的半导体存储器设备。

写控制信号生成单元具有逻辑门，所述逻辑门多级连接并且接收响应 于用于驱动复制字线的驱动信号而生成的复制字线激活信号的输入，并且 所述写控制信号生成单元基于复制字线激活信号而生成写控制信号，所述 写控制信号用以确定在存储单元中写入数据所需的数据写入时间。因此， 不需要为了生成写控制信号而提供用于写入的复制单元或者连接至用于写 入的复制单元的复制位线。因此，不需要保证设置用于写入的复制单元或 连接至用于写入的复制单元的复制位线的面积。因此，半导体存储器的面 积能够被减少。

当通过写控制信号生成单元所生成的写控制信号确定数据写入时间 时，与从存储单元读取数据所需的数据读取时间相比数据写入时间能够被 设置得更长。因此，可以通过使得数据写入时间更长而确保写入数据所需 的时间，并且位线长度不影响存储单元中的数据写入。

(第一实施例)