[发明专利]模数转换

说明书

技术领域

本发明涉及计算机和计算机处理器领域，特别涉及模数转换器(ADC)。

背景技术

模数转换器(ADC)是将连续信号转换成离散数字量的电子电路。通常，ADC是将输入模拟电压转换成数字量的电子设备。

模拟信号在时间上是连续的，必需将它转换成数字值流。因此，需要对从模拟信号中采样新数字值的速率进行限定。该新值的速率被称为转换器的采样率或采样频率，通常叙述为每秒采样个数(sps)。

可以以时间间隔T的采样时间来采样、测量并存储连续可变带宽受限信号，然后用插值公式从离散时间值中精确地再生该原始信号。然而，只有在采样率比信号最高频率的两倍更高的时候才可以进行该再生。有时这被称为香农-恩奎斯特采样定理。由于实际的ADC不能进行即时转换，所以有必要在转换器进行转换的时间期间将输入值保持不变，该时间称为转换时间。

经常期望能够以甚高频，例如在几千兆赫兹(GHz)的范围内对集成电路(IC)中的模拟信号进行采样。然而，某些种类的IC是利用较古老的半导体制造和材料技术制成的，只能以较低的频率，例如在小于1-2GHz的范围内对信号进行采样。

图1示出如当前公知技术中的模数(A/D)采样系统100的例子的图形表示。芯片101中嵌入A/D块102。A/D块102具有数据输出端105和用来控制对输入信号103的采样的采样频率控制器104，数据输出端通常，但并不必需为并行总线。该输入信号的最高频率分量为fi，并且采样频率fs必须至少为频率fi的两倍，优选为频率fi的2.2倍，用于支持诸如傅立叶变换(FT)或快速傅立叶变换(FFT)等功能的采样。因此，基于恩奎斯特频率，如果期望的输入频率fi在10GHz范围内，则芯片必须能够以近似20-22GHz对采样频率fs进行时钟控制(clock)。制造如此高采样频率的芯片是更加昂贵的，并且这些芯片的架构不允许在这种芯片中嵌入诸如CPU、存储器等的大数据功能元件。

已知几种模数转换方法。图1A为ADC的采样和保持电路图的示意表示，其也被称为跟踪和保持电路。当采样和保持开关110闭合时，输入电压的最近即时值就会被保持在采样和保持电容器111上。当采样和保持开关110断开时，电路处于跟踪模式。输入端和输出端的缓冲器112隔离采样和保持电容器111。采样和保持ADC是简单和可靠的，但是局限于其采样频率，并且它具有高误码率。

第二种模数转换方法利用相位检测器ADC。相位检测器生成表示两个信号输入之间的相位差的电压信号。当两个被比较信号完全同相时，对XOR门的两个相等输入会输出为零的恒定电平。对于1度的相位差，异或(XOR)门将在信号不同的持续时间(周期的1/360)输出1。当信号相隔为180度时，XOR门放出稳定的1信号。对输出信号进行积分得到与相位差成比例的模拟电压。相位检测器包含能够同时测量输入信号的若干相位差的若干XOR门。这具有作为快速行动设备的优点，但是也具有作为高功耗设备的缺点。

第三种模数转换方法利用闪烁(flash)ADC，也称为并行ADC。图1B为闪烁ADC电路图的示意性表示。闪烁ADC由一连串比较器120形成，其中各比较器将输入信号与唯一的基准电压进行比较。比较器120的输出端连接到优先编码器电路121的输入端，然后优先编码器电路121产生二进制输出122。当在各比较器120处，模拟输入电压超过基准电压时，比较器120的输出将顺序地饱和在高状态。优先编码器121基于最高位有效输入生成二进制数，忽略所有其他有效输入。闪烁ADC在速度方面是高效的，但包含大量部件。例如，三位闪烁ADC需要八个比较器，四位版本需要16个比较器，而八位版本则需要256个比较器。

第四种模数转换方法为逐次逼近ADC，在图1C中示意性地示出。逐次逼近ADC使用逐次逼近寄存器(SAR)130为序列计数器。这个SAR130通过校准开始于最高有效位(MSB)并结束于最低有效位(LSB)的所有位的值来进行计数。在整个计数过程中，SAR130始终监视比较器的输出以查看二进制计数是小于还是大于模拟信号输入，并然后相应地调整该位的值。校准从MSB到LSB的位的不同值来获得等于原始十进制数的二进制数。数模转换器(DAC)131的输出比常规序列计数器更快地在模拟信号输入端收敛。随机重整化群(SRG)132作为十进制到二进制的转换器。逐次逼近ADC是更快速的设备，但具有高功耗和大量部件的缺点。