[发明专利]堆栈式芯片封装方法

说明书

技术领域

本发明是与芯片封装方法有关，特别是指一种堆栈式芯片封装方法。

背景技术

现有芯片进行封装时，前置作业是先将晶圆切割成多个小片的芯片(die)，而再依照不同的需求将芯片取下黏着于合适的衬底，并为后续的电性连结及封胶作业。

一般堆栈式芯片封装制作方式是先于衬底上黏着第一层的芯片，然后于第一层的芯片打上金属导线，以使第一层芯片与衬底电性连结，接着再将第一层芯片顶部涂上接合胶，用以黏着欲堆栈于第二层的芯片。但是，由于第一层的芯片上已设有导线，所以此时于上接合胶时必须十分小心，以免污染第一层芯片的导线焊垫，另外堆栈第二层芯片时通常需要预留一预定位置以避开第一层芯片的导线，因此通常第二层芯片尺寸会较小于第一层芯片尺寸，而此即为堆栈式芯片的制作上设下很大的限制，所以制备堆栈式芯片的过程不仅限制过多，且第二层以上的上胶、黏着的步骤也十分繁复，此为其仍须改善之处。

发明内容

有鉴于此，本发明的主要目的在于提供一种堆栈式芯片封装方法，其可以简便芯片于堆栈时的流程，且可节省制作过程中的成本。

缘是，为了达成前述目的，依据本发明所提供的一种堆栈式芯片封装方法，其步骤包含有：(a)提供一晶圆，该晶圆具有一第一表面以及一第二表面，该第一表面上形成有若干切割道，于该第二表面预定位置上涂布一预定厚度接合胶；(b)将该接合胶对应于该切割道的位置，依预定宽度进行曝光显影去除，且使去除的宽度大于切割道的宽度；(c)将该晶圆沿该切割道切割成多个芯片，该各芯片表面结合有一接合胶；(d)将执行完步骤(c)的芯片以其接合胶面结合于一下层芯片上，而完成堆栈操作。

藉此，本发明透过上述的步骤流程，可使每一切割后的该芯片的第二表面黏合一接合胶，该接合胶具有一预定厚度且宽度小于切割后的该芯片，因此恰好可提供一空间容纳堆栈于下一层芯片的导线，方便芯片堆栈时的动作，且可节省制作过程中的成本。

附图说明

图1为本发明一较佳实施例的动作流程图；

图2A是本发明一较佳实施例的加工示意图；

图2B是本发明一较佳实施例的加工示意图；

图2C是本发明一较佳实施例的加工示意图；

图2D是本发明一较佳实施例的加工示意图；

图2E是本发明一较佳实施例的加工示意图；

图2F是本发明一较佳实施例的加工示意图；以及

图2G是本发明一较佳实施例的加工示意图。

【主要元件符号说明】

堆栈芯片10

晶圆11      第一表面12    第二表面13

切割道14    接合胶15      芯片16

导线18      芯片单元20    下层芯片21

衬底22      导线23

具体实施方式

为了详细说明本发明的特征及功效所在，兹举以下的一较佳实施例并配合图式说明如后，其中：

图1为本发明一较佳实施例的动作流程图。

图2为本发明一较佳实施例的加工示意图。

请参阅图1以及图2A至图2G其为本发明一较佳实施例所提供的一种堆栈式芯片封装方法，其中包含下列各步骤：

(a)提供一晶圆11，该晶圆11具有一第一表面12以及一第二表面13，该第一表面11上形成有若干切割道14，于该第二表面13预定位置上涂布接合胶15，使该接合胶15具有一预定厚度，其中，涂布的方式可为离心涂布；

(b)将该接合胶15对应于该切割道14的位置，依预定宽度进行曝光显影去除，且去除的宽度大于切割道14的宽度；

(c)将该晶圆11沿该切割道14切割成若干芯片16，且各该芯片16表面均结合有一接合胶15，以形成堆栈芯片10，其中该接合胶15可为C-stage接合胶，亦即为加压加热型结合胶；

(d)将执行完步骤(c)的堆栈芯片10以其接合胶15面堆栈于一下层芯片21上，而完成堆栈操作。

再请参阅图2G所示，本发明第一较佳实施例所提供的一种堆栈式芯片封装方法的实施状态示意图，堆栈芯片10，可直接堆栈于一芯片单元20上，该芯片单元20具有一衬底22、一下层芯片21、一导线23，下层芯片21黏合于衬底22上，并自该下层芯片21上将导线23打在该衬底22上，然后将堆栈芯片10置放于下层芯片21上，再加压加热使接合胶14黏合于下层芯片21上，而该接合胶14所提供的厚度，恰可避开下层芯片21上的导线23，待该堆栈芯片10黏着至下层芯片21后，再以导线18将该堆栈芯片10与衬底22做电性连结。