[发明专利]半导体装置

说明书

技术领域

本发明涉及一种半导体装置，特别是涉及一种将与输入输出部分别连接的第一电极和第二电极设置在同一主面侧的结构中，可缓和电流路径的集中，并可有效利用芯片面积的半导体装置。

背景技术

分立半导体的半导体装置(半导体芯片)，多为与输入部和输出部分别连接的电极分别设置在芯片的两主面(表面和背面)上的结构，也公知有两电极设置于芯片的一主面上，可进行表面安装的类型。

参照图4，以MOSFET为例，说明以往的可表面安装型的半导体装置。图4(A)是平面图，图4(B)是图4(A)的b-b线剖面图。

在n+型半导体基板110上设置n-型半导体层111，设置p型杂质层112。形成从p型杂质层112表面直至n-型半导体层111的沟槽115，沟槽115的内壁由栅极绝缘膜116覆盖，在沟槽115内埋设栅极电极117并设置多个MOSFET元件，在与沟槽115邻接的p型杂质层112的表面上形成n+型源极区域114。沟槽115上覆盖层间绝缘膜118。

与各元件的源极区域114连接而设置有源极电极120。栅极焊盘电极121a通过金属栅极配线121和多晶硅栅极配线125与栅极电极117连接。漏极电极122设置在芯片的一端侧区域的n+型区域123上。另外，设置从n+型区域123表面贯通n-型半导体层111直至n+型半导体基板110的导电区域119，导电区域119与漏极电极122接触。

在栅极焊盘电极121a、源极电极120、漏极电极122上设置成为外部连接端子的焊料突起126(例如、参照专利文献1)。

另外，图5是表示通常的MOSFET的芯片端部的图。图5中表示在基板的一主面上设置源极电极120，在另一主面上设置漏极电极122的结构，其他结构与图4相同。因此，与图4相同的结构要素以相同的符号表示，省略其说明。

参照图5，为了在MOSFET中确保规定的耐压，在配置有元件的p型杂质层(沟道层)112的端部，设置扩展高浓度的p型杂质的所谓的防护圈150，另外，为了防止基板表面的反转或终止耗尽层的扩展，在基板的最外周配置高浓度杂质区域(环形区域)151。另外，在环形区域151上与其接触，配置不施加任何电位的金属层(屏蔽金属)152。屏蔽金属152是配置在芯片最外周的金属层(例如参照专利文献2)。

专利文献1 JP特开2002-353452号公报

专利文献2 JP特开2005-101334号公报(第19页第8图)

在图4的结构中，从配置了如箭头(图4(A))的元件的源极电极120下方，朝向配置于芯片的一边侧的导电区域119和漏极电极122而形成源极电极120和漏极电极122之间的主要的电流路径。即，由于电流成分集中在配置于一个区域的导电区域119，故存在接通阻抗高的问题。

另外，也存在与漏极电极近的元件和与漏极电极远的元件中，横向的阻抗成分产生差异等的电流偏压的问题。

另外，例如用于向源极电极120和相同主面的漏极电极122引出电流的导电区域119，通过在设置于基板的沟槽中埋设多晶硅或金属层等导电材料等而形成。

另外，如图5所示，在MOSFET以及其它分立装置中，在基板的端部设置将杂质高浓度地扩展的高浓度杂质区域(环形区域)151，防止耗尽层到达基板端部。例如：在施加VDSS(将栅极和源极短路时的漏极-源极间的反偏压)时等，有时有从防护圈扩展的耗尽层到达基板端部的情况。因此，存在产生泄漏电流的问题。

为了防止耗尽层到达芯片端部，环形区域151设置在芯片端部上。由于只要可以防止耗尽层到达芯片端部即可，故设置在距离表面深度较浅的区域。另外，考虑到耗尽层的扩展(为了不使耐压恶化)环形区域151从元件区域端部(例如防护圈150)充分离开而设置。另外，对于环形区域151和与环形区域151接触的金属层(屏蔽金属)152，将其宽度较宽地设置可以有效地防止耗尽层到达芯片端部。

这样，将漏极电极122和源极电极120设置在芯片的一主面侧的所谓的上漏极结构的情况下，需要将用于取出漏极的导电区域119、或漏极电极122、还有环形区域151设置在一主面侧上，存在芯片端部的区域变大，芯片尺寸增加的问题。

另外，由于如果抑制芯片尺寸的扩大则元件区域变窄，故存在例如若为MOSFET则接通阻抗增加的问题。

发明内容