[发明专利]用于执行多周期仲裁的数据处理装置和方法

权利要求书

1.一种数据处理装置，包括：

共享公共访问通路的多个资源；

至少一个逻辑元件，用于发出请求访问所述资源的访问请求，各访问请求标识要访问所述资源的哪一个；

仲裁电路，用于执行在通过所述公共访问通路传递的多个访问请求之间进行仲裁的多周期仲裁操作，所述仲裁电路具有多个流水线级，以便允许相应的多个多周期仲裁操作在任一时刻正在进行；

具有多种过滤器状态的过滤器电路，过滤器状态的数量取决于所述仲裁电路的流水线级数量，以及各资源与所述过滤器状态之一关联；

对于要由所述仲裁电路执行的新的多周期仲裁操作，所述过滤器电路选择所述过滤器状态之一，所选状态没有被选择用于所述仲裁电路的流水线级中已经在进行的其它任何多周期仲裁操作，然后确定寻求访问与所述所选过滤器状态关联的资源的那些访问请求作为所述新的多周期仲裁操作的候选访问请求。

2.如权利要求1所述的数据处理装置，其中，在选择所述过滤器状态之一时，所述过滤器电路还考虑寻求由所述访问请求所访问的所述资源。

3.如权利要求1所述的数据处理装置，其中，如果在所述新的仲裁操作将由所述仲裁电路开始时，在所述仲裁电路的流水线级中没有其它多周期仲裁操作已经在进行，则所述过滤器电路设置成不是选择一种过滤器状态，而是允许由所述新的多周期仲裁操作考虑所有等待仲裁的访问请求。

4.如权利要求1所述的数据处理装置，其中：

所述多个资源由至少一个存储装置提供，并且每个共享资源包括所述至少一个存储装置的存储体；

各过滤器状态与所述存储体的子集关联；

所述仲裁电路设置在所述至少一个存储装置的存储控制器中；以及

所述共享访问通路包括所述存储控制器与所述至少一个存储装置之间的通路。

5.如权利要求4所述的数据处理装置，其中：

每个存储装置包括动态RAM存储电路，其中动态RAM存储电路包括多个存储体。

6.如权利要求4所述的数据处理装置，其中：

所述仲裁电路具有两个流水线级；

所述存储体通过存储体地址标识；以及

所述至少一个存储装置中具有偶数存储体地址的所有存储体与第一过滤器状态关联，而所述至少一个存储装置中具有奇数存储体地址的所有存储体与第二过滤器状态关联。

7.如权利要求1所述的数据处理装置，其中：

各资源包括连接到外围总线的外围单元；

所述仲裁电路设置在将所述外围总线与互连电路连接的桥接电路中，其中所述至少一个逻辑单元通过所述互连电路发出所述访问请求；

以及

所述共享访问通路包括所述外围总线。

8.如权利要求1所述的数据处理装置，其中，等待仲裁的所述访问请求保存在所述仲裁电路的缓冲器中。

9.如权利要求1所述的数据处理装置，其中：

所述至少一个逻辑元件包括经由互连电路与所述多个资源连接的多个逻辑元件；

所述共享访问通路是所述互连电路中在所述多个资源之间共享的连接通路；以及

所述仲裁电路设置在所述互连电路中，以便在所述多个逻辑元件发出并通过所述连接通路传递的多个访问请求之间进行仲裁。

10.一种在寻求访问数据处理装置中共享公共访问通路的多个资源的多个访问请求之间进行仲裁的方法，每个访问请求标识要访问所述资源的哪一个，所述方法包括以下步骤：

在仲裁电路中执行在通过所述公共访问通路传递的多个访问请求之间进行仲裁的多周期仲裁操作，所述仲裁电路具有多个流水线级，以便允许相应的多个多周期仲裁操作在任一时刻正在进行；

提供多种过滤器状态，过滤器状态的数量取决于所述仲裁电路的流水线级数量，以及各资源与所述过滤器状态之一关联；

对于要由所述仲裁电路执行的新的多周期仲裁操作，选择所述过滤器状态之一，所选状态没有被选择用于所述仲裁电路的流水线级中已经在进行的其它任何多周期仲裁操作，然后确定寻求访问与所述所选过滤器状态关联的资源的那些访问请求作为所述新的多周期仲裁操作的候选访问请求。

11.一种数据处理装置，包括：

共享公共访问通路的多个资源部件；

至少一个逻辑部件，用于发出请求访问所述资源部件的访问请求，各访问请求标识要访问所述资源部件的哪一个；

仲裁部件，用于执行在通过所述公共访问通路传递的多个访问请求之间进行仲裁的多周期仲裁操作，所述仲裁部件具有多个流水线级部件，用于允许相应的多个多周期仲裁操作在任一时刻正在进行；

具有多种过滤器状态的过滤器部件，过滤器状态的数量取决于所述仲裁部件的流水线级部件数量，以及各资源部件与所述过滤器状态之一关联；

对于要由所述仲裁部件执行的新的多周期仲裁操作，所述过滤器部件选择所述过滤器状态之一，所选状态没有被选择用于所述仲裁部件的流水线级部件中已经在进行的其它任何多周期仲裁操作，然后确定寻求访问与所述所选过滤器状态关联的资源部件的那些访问请求作为所述新的多周期仲裁操作的候选访问请求。